预览加载中,请您耐心等待几秒...
1/4
2/4
3/4
4/4

在线预览结束,喜欢就下载吧,查找使用更方便

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

万方数据 基于FPG/I/的多通道数据采集系统设计multi...channelsystem欢迎网上投稿、n棚,.chinaaet.com刘小林,范育兵,罗春晖(中船重工集团第七二二研究所,湖北武汉430079)摘要:针对大地电磁探测系统的特点,设计了以FPGA为核心处理器的多通道高分辨率电磁数据采集系统,解决了五路24位ADC芯片ADSl255与ARM之间接口复杂、难以实现的问题。详细介绍了FPGA逻辑设计的模块划分和具体实现。本方案外围电路结构简单可靠,易于扩展,实现了采集系统的高性能和高可靠性,特别适用于多通道高精度的数据采集系统。DesignofdataacquisitionbasedFPGA《电子技术应用》2009年第7期关键词:模数转换;FPGA;数据采集块运动的规律、追溯地球的演化历史提供了科学依1系统总体结构中图分类号:11砣74文献标识码:Aon(The430079,China)ARM.The大地电磁场携带着地球内部的结构、构造、温度、压力以及物质成分的物理状态等信息,为人们研究板据。大地电磁探测是研究大陆岩石圈导电性结构的有效方法之一,使人们从电性角度认识地球内部的构造形态,达到了解地下不同深度地质情况的目的。该技术应用前景广泛,可用于地下更深层找矿、找水、找油、监测海底潜艇等,对国民经济和国防的发展都有重要的推动作用。最常用的数据采集方案多以MCU为核心,控制多路信号的采集及处理。但由于单片机本身的指令周期以及处理速度的影响,对于多通道A/D进行控制及数据处理,普通的MCU往往不容易达到要求。考虑到FPGA器件的高集成度、内部资源丰富、特别适合处理多路并行数据等明显优于普通微处理器的特点,并针对大地电磁数据采集系统对实时性和同步性的要求,本文提出了一种多通道数据采集方案。采用FPGA与ARM相结合的设计,采集主控制逻辑用FPGA实现,ARM用来实现采集数据的存储和数据传输控制。系统总体结构如图1所示。AID转换器采用1rI公司的24位高精度模数转换器ADSl255;FPGA采用Ahera公司的EP2C35;ARM为ARM9内核的处理器$3C2410。LIUXiaoLin,FANYuBing,LUOChunHuiCSIC,WuhanAbstract:Consideringdetail.Thisasandreliability,whichKey42图1系统总体结构722ResearchInstitutethecharacteristicsMTdetectingsystem,thispaperhasdesignedmulti—channelhighprecisionac羽】isitionFPGA,whichresolvedprobleminterfacesbetween5一channelADCalsointrodueedrealizationlosicdesigninapproachlotadvantages,suchsimplereliableperipherycircuit,easyextending,goodperformanceparticularlyadaptessystem.words:ADC;FPGA;dataownstoa 万方数据 A划蓁嚣辇蚕篓划I-1黼心H鬟吲鬟娶自[习瓮霉寄存器B匝丑亘卫互匝丑亘正司玉咽灿H羹嫠H簇娄嵌入式技术肷人瓦玟不|篷僦《电子技术应用》2009年第7期2.2时钟模块要求的通道和采样频率向寄存器A和B写入相应命l保留I保留l保留ll沿设计,对时钟的周期、占空比、延时、抖动提出了较ARM读取数据做进一步的存储与处理。它具有2.1通道和采样率选择模块在实际应用中并不是每个通道都被使用,AD的采样率也不只一种,所以在通道的控制和采样率设置上应该具有可选择性。通道和采样率选择模块提供2个8bit的控制寄存器A和B。如图3所示,寄存器A的0—4bit分别对应ADC通道CH0一CH4,5—7bit保留;寄存器B的8bit分别对应采样率FS0一FS7。如果要选择某几个通道,只需将寄存器A中相应的位置1,其他位置O,AD采样控制模块就会根据该寄存器中的内容使能相应的通道。如果要选择某一个采样频率,只需把寄存器B中相应的位置1,其他位置0,时钟模块会产生相应的时钟控制AD的采样率。在开启数据采集之前,ARM应根据所令字。本设计中外部输入时钟为16.384MHz。由于设计中各个模块工作时钟的不同以及AD采样率的变化,所以需要多种不同的时钟信号。时钟模块的功能就是根据不同采样率为各个模块提供所需的时钟信号。由于该设计采用同步时序电路,它是基于时钟触发高的要求,为此本设计中采用FPGA所带的PLL时钟资源驱动设计的主时钟,使其达到最低的时钟抖动和延迟。2.3双口RAM模块本设计中双口R