基于FPGA的多路数据采集系统设计.pdf

万方数据

基于FPGA的多路数据采集系统设计摘要：介绍了一种基于FPGA的高速多路数据采集系统的设计方案，描述了系统的主要组成及FPGA的实现方法，并用v∞L语言设用f阢A内部集成F1FO作为数据存储过渡的方案，有下《装备制造技术》2009年第12期高可到达40M。使用兀F0就可以充分发挥n施H存储器的陈靓坦，孙运强1’2制了一系列专用存储测试设备IIl。总的来说，国内在大容量存存储模块总体设计方案不会出现这一问题了M。FPGA内部集成FIFo作为数据过渡的设计方案M。(中北大学1．仪器科学与动态测试教育部重点实验室；2．信息与通信工程学院，山西太原030051)计的状态杌在Qmr啮Ⅱ开发软件中进行仿真。该系统在通用数据采集系统的基础上，增加数据编码模块，将多路数据组合为一路进行存储；采用批处理数据方式，减少数据编码次数。加快数据处理速度。实验表明，能够实时存储多路数据，效果良好。关键词：FPGA；多路；数据采集；实时；FIFo近年来，中北大学为适应现代测试技术的发展要求，紧跟现代存储测试技术发展方向，使用新型FLASH存储技术，研储设备上的研究还比较少，还处于研究探索阶段。跟国外产品相比，无论在容量上还是存储速度上，都还存在不小的差距圈。为了适应飞行器表面多个点场分布和测试获取数据量巨大的特点，本文所设计的模块加强对多路高速数据采集的研究，利用FPGA片内资源丰富的特点，内部实现多个功能模块，可以将现有的采集系统体积缩小，同时速度快，准确率高。存储模块是整个采集系统的核心部分，设计时要根据存储容量要求选择合适的存储介质、存储芯片。还要从可靠性角度出发，设计一些保护电路。方案上力求简单可靠，以满足功能要求为目的。1．1存储模块设计sAMsuNG公司长期生产nAsH存储器。公司的产品采用NAND原理，技术成熟，芯片质量稳定可靠。SAMsUNG公司生产的FLAsH存储器有以下特点：(1)容量范围大，便于挑选；(2)不同容量、不同型号芯片的封装相同，便于扩展；(3)不同容量、不同型号芯片的用法相同，便于使用；(4)地址线、数据线复用，减小了控制引脚数量pJ。基于微型化的设计原则，要尽可能地选用大容量的存储芯片。结合存储器容量和芯片级别要求，选用sAMsuNG公司的具有1CB”e容量的芯片K9K8G08。只要一片该存储器，就可以满足容量要求，减小存储模块的体积，便于存储模块的结构设计和防护。1．2数据接收、编码方案批处理方式。要存储的传感器信号数据属于间歇性数据，nF0是目前解决问歇性数据存储的最好方案。用兀F0作过渡，先将每一路信号的数据存储在不同的兀F0内组成数据帧，然后在一帧数据的后面加上标志数、帧计数和帧标志组成数据帧。这种方案设计有以下优点：(1)芯片选择容易，直接选用8位FLAsH存储器，充分利用存储资源；(2)数据编码速度快。一次对一帧数据编码，显然比一次一个要快；(3)数据处理简单。数据存储和读取能一次完成；(4)模块化设计。8路信号可以采用同一种FIFO，同一种数据编码格式，同一种数据处理方法。当然，这样设计可能会多出一种芯片。但是如果我们充分发挥FPGA强大的资源优势，将nFO集成到FPcA内部，就FIFo选择nFo的本质，其实就是一种特殊的双口RAM，通过编程实现的。FPGA内部有可用的双口RAM资源。利用FPGA强大的内部资源，在F1PlGA内部编写程序集成nF0。选用合适的FPGA芯片，得到足够的双口RAM资源。确定在存储时使用设计HF0的容量为1k字节，那么8个nF0需要8k字节。选用ALlERA公司的EP3c10E144c8N作为控制芯片，这种芯片内部有414k自己的RAM可用，满足需求。面优点：(1)适合FLAsH存储器页编程的需要。FLAsH存储器存储时，以页为单位，是一种间歇性的存储设备，存储时本身就需要nF0作为数据过渡。(2)速度匹配方便。nASH存储器在存储时虽然有一段页编程时间，但是向nAsH写人数据的速度可以非常快，最这一速度优势。(3)基于系统集成化、微型化的考虑。将兀F0集成在FPGA内部提高了系统集成度，充分利用了FPGA强大的资源，发挥了FPGA的优势；减小了系统体积实现了系统微型化。作者简介：陈靓(1982一)，女，河北高阳人，助教，在读硕士，研究方向：测试计量技术及仪器。59中图分类号：TP274．2文献标识码：A1文章编号：167．2—545X(2009)12—0059—03收稿日期：2009—09一161．3
万方数据

＼。么L—高hLl定频率重复写入0】【00蛾压。，利用Si印a11['apⅡlo百c蚓FIrI!兰：竺卜1；(3)便于速度匹配。写数时可以协调n舢H写入速度与8路信号整合时，要首先判断F【施H的状态信号RB是—lK·8bItr叫2内部模块介绍模块的功能