《高速电路(PECL、LVECL、CML、LVDS)接口原理与应用》.pdf

高速电路（PECL、LVECL、
CML、LVDS）
接口原理与应用
前言

z随着高速数据传输业务需求的增加，如何高
质量的解决高速IC芯片间的互连变得越来越
重要。低功耗及优异的噪声性能是有待解决
的主要问题。
z我们需要了解每一种接口标准的输入输出电
路结构，由此可以知道如何进行直流偏置和
终端匹配。
z本讲座主要介绍高速通信系统中PECL、
LVPECL、CML和LVDS的输入输出电路结
构，它们的接口要求。
ECL电路

zTTL电路已经无法适应越来越高的工作速率，
最先由Motorola公司提出ECL标准
zECL电路（即发射极耦合逻辑电路）是一种非
饱和型的数字逻辑电路，电路内晶体管工作在
线性区或截止区，速度不受少数载流子的存储
时间的限制，所以它是现有各种逻辑电路中速
度最快的一种ECL电路,能满足高达10Gbps工
作速率
ECL电路实例

OUT+OUT-
Vcc
ECL线接收器R1R7R3

Q6
Q1Q2
R4
Vbb

IN+OUT+Q7
D1
IN-OUT-Q3Q4

D2

Q5

R2R5R6

Vee
IN-IN+
ECL电路原理

zECL线接收器电路由三部分组成：
z1.晶体三极管Q3、Q4、Q5组成差分放大器，这是电路的核心，
差分放大器只能工作在线性放大区和截止区，才能得到高速率的
性能。
z其中Q5组成恒流源，它具有很大的交流等效电阻，远大于集电
极R1、R7，因此具有很强的直流负反馈，同时起到“发射极耦合”
作用。
z2.Q1、Q2是发射极跟随器输出电路，它的作用是：a.电平位
移，使输出的共模电平与下一级电路的输入共模电平(Vcc-1.3V)
相匹配；b.作为输出驱动即缓冲级，提供电流放大和低输出阻抗。
z3.Q6、Q7和二极管D1、D2组成带温度补偿的偏置电源（参考
源），它使差分放大器可靠地工作在线性放大区
zVbb即等于输入、输出的共模电平，Vbb=Vcc-1.3V。
z注意！A.ECL电路的输入端不一定有内部偏置；
B.ECL电路一定是射极开路输出的。
ECL电路特点
1.核心部分是差分放大器，有利于提高工作速率；差分放大器作
为“电流开关”，工作在放大区或截止区。
2.电路内工作时电压摆幅小（单端最大850mV，速率越高摆幅更
小，最小500mV左右），要求晶体管工作点稳定性好。
3.输入和输出端的共模电压都是Vcc-1.3V，在电源电压相同时，
可以把PECL电路的输入端和输出端直接相连，有利于简化电
路，减少芯片外围元件。
4.PECL电路输入端必须建立偏置电压：Vcc-1.3V，空闲的输入
端不能浮空，必须有同样的偏置电压；有些芯片提供Vbb
（Vcc-1.3V）输出，可以很方便地用于输入端偏置。Vbb（或
Vref）引脚要接去耦电容。
5.PECL电路通常有多个Vcc引出端，在每个Vcc引脚旁都要加去
耦电容，以保证电路在高频下正常工作。
6.功耗大，为此输出射随器的负载电阻只得外接。
ECL电路的优点

z速度快
晶体管工作时不进入饱和状态，只工作在线性区和截止区，没有
少数载流子的存储现象，开关时间大为缩短；集电结电容大大减
小，RC时间常数也相应减小，电路的传输延迟时间就很短；电
路的逻辑电平摆幅小（单端小于850mV），在动态转换过程中各
个结上的电压变化对结电容（包括寄生电容）的充放电时间很短。
z逻辑功能强
z扇出能力强
输入阻抗高（>10KΩ），输出阻抗低（约3～7Ω），因此它的
直流扇出负载数可以高达92。
z噪声低
差分电路两臂交替工作，电源总电流基本恒定，电流尖峰很小；
电压摆幅小，并且采用差分对或传输线传输信号，对外串扰和受
外界干扰都减小了。
z便于数据传输
ECL电路的缺点

ECL电路的主要缺点：

ECL电路的直流功耗大，实际上，工作速率的
提高是以牺牲功耗为代价换取来的。
PECL电路

zPECL由ECL标准发展而来，在PECL电路中省去
了负电源，较ECL电路更便于使用。PECL信号的
摆幅相对ECL要小，这使得该逻辑更适合于高速
数据的串行或并行连接，由于ECL电路是采用-
5.2V电源供电，Vcc是接地的，这样做虽有一些
优点，但负电源还是很麻烦。

zPECL由ECL标准发展而来，采用+5V供电，可以
和系统内其他电路共用一个正电源供电。PECL信
号的摆幅相对ECL要略小些。
PECL电路接口输出结构
PECL电路接口输入结构
PECL输入和输出规格

在+5.0V和+3.3V供电系统中，PECL接口均适用，
+3.3V供电系统的PECL即LVPECL。
PECL电路的输入输出接口

z保证电路输入和输出有正确的偏置，这是最重要的。
如果芯片电路内部的输入端没有偏置电路，则必须在
外部为