微机原理与接口技术第六章中断系统.ppt

内容安排输入/输出方式1.无条件传送方式2.条件传送方式3.中断传送方式4.DMA传送方式定义：指当CPU正在处理某件事情的时候，突然发生的某一外部事件（如一个电平的变化，一个脉冲沿的发生或定时器的计数溢出等）请求CPU迅速去处理，此时若条件允许，CPU暂时停止当前的工作，转去处理所发生的事情。处理完该事件以后，再回到原来被终止的地方（断点），继续原来的工作，这样一个完整的过程称为中断中断过程：①中断申请
②中断响应
③中断处理
④中断返回2.中断源4.具有中断功能的接口电路CPU5.中断嵌套6.中断系统功能6.1.3中断优先级1软件查询确定优先级软件查询程序流程图软件法排序程序软件法排序程序2硬件查询（菊花链优先排队）3中断优先级编码电路§6.28086/8088中断系统中断标志IF的状态非屏蔽中断请求2.硬件中断（外部中断）（2）可屏蔽中断8259ACPU响应外部中断、并进入中断子程序的过程中，要依次做几件事：中断服务（处理）子程序的结构模式：3.软件中断（内部中断）3.中断矢量和中断矢量表7中断矢量表范围：00000H~003FFH（1KB）

每一个中断服务程序的入口地址占四个字节单元(256×4=1024B），高字节放的是段地址（CS），低字节放的是偏移地址（IP）

每个中断源对应一个中断服务程序，每一个中断服务程序都有固定的入口地址例6-1：键盘中断的矢量号为09H，它的中断服务程序入口地址为0BA9H:0125H，求它在中断矢量表中的地址及相应单元内容7§6.3可编程中断控制器8259A内容1.8259A芯片内部结构数据总线缓冲器：与DB挂接（低8位），传送控制字状态信息，中断向量。有了缓冲器，可直接挂接在总线上，没有缓冲器的设备，不能直接挂接在总线上级联缓冲器/比较器：用于多8259A系统，也称缓冲方式
SP/EN：双功能信号，用于级联控制
缓冲方式时，EN=0，表示允许8259A通过缓冲存储器输出EN=1，表示CPU写8259A
非缓冲方式时，SP表示主从关系，SP=1，表示主片，SP=0表示从片中断服务寄存器(ISR)：8位寄存器，用来存放或记录正在服务中的所有中断请求（如在多重嵌套时）。当某一级中断请求被响应，则ISR中相应位被置“1”，CPU执行它的中断服务程序期间，一直保持到该级中断处理过程结束为止。在多重中断时，ISR中可能有多位同时被置“1”，ISR可同时记录多个中断请求中断优先级排队电路(PR)：用来判别已进入IRR中的各中断请求的优先级别。当有多个中断请求同时产生并经IMR允许进入系统后，先由PR电路判定当前哪一个中断请求具有最高优先级，然后由系统首先响应这一级中断，并转去执行相应的中断服务程序。当出现多重中断时，由PR判定是否允许所出现的新的请求去打断正在处理的中断服务而被优先处理。一般的处理原则是允许高级中断打断低中断，反之不行8259A引脚2.8259A芯片的工作原理（1）8259A接收外部中断，IRR有8位，对IR0~IR7，IRR接收来自某一引脚的中断请求后，对应位置1，锁存请求
（2）逻辑电路根据IMR中的对应位是否屏蔽决定是否让其进入优先级排队电路。IMR中对应位为0，则允许进入，若对应位为1，则封锁
（3）中断优先级排队电路把新进入的中断请求和当前正在进行的以及排队等待的进行重新排队，决定最高优先级
（4）ISR寄存器存放的是当前进行的中断服务的标志，如果新来的优先级足够高，则8259A会通过逻辑电路使输出端INT向CPU发中断请求。此时若IF=1，则CPU在执行完当前指令后，就可以响应中断对8086CPU而言，响应中断申请后，向8259A回送两个负脉冲INTA3.8259A芯片的中断触发方式4.中断矢量号的设置5.中断结束方式（2）特殊EOI方式当中断服务程序结束时，CPU给8259A回送EOI命令的同时，将当前结束的中断级别也会送给8259A。8259A可以将ISR中指定位清0。该方式可以在任何情况下使用6.8259A的优先级管理方式（1）完全嵌套方式任何一级中断处理完毕，CPU应向8259A回送EOI结束命令，以便8259A将ISR寄存器中的相应位清“0”，标志级中断结束①普通EOI循环方式
当任何一级中断被处理完后，CPU给8259A回送普通EOI命令，8259A接收到这一命令后，将ISR寄存器中优先级最高的位清“0”，并赋给它最低优先级，而将最高级赋给它的下一级③特殊EOI循环方式利用置位优先权指令对任何一个中断源（IRi)设置为最低级别，那么IRi+1应该是最高级别，其它各级按循环方式类推注意：使用置位优先权指令后，正在处理的中断不一定在尚未处理完的中断中具有最高优先级，在该方式下只能是特殊EOI方式①普通屏蔽方式7.8259A中断过程步骤8.8259A芯片的控制