EDA技术与应用.ppt

(1)过程过于繁琐。电路元件的增多,使得电路方程的数目随之增加,求解越发困难。另外也使得在利用元件搭电路板时出错率更高。
(2)精度降低。对于数学方法,方程数目增加了,方程解的精度就自然而然地降低了。而对于物理方法,用元件搭出的电路板的电学特性与实际生产中的集成电路的电学特性有所不同,随着电路规模的扩大,这种差异也会越来越大。
(3)调试困难。如果发现原先的设计中出现了问题,就必须修改元件的参数,甚至要修改电路形式。在这样的情况下,无论是数学方法还是物理方法,都会消耗大量的人力、物力以及时间,这样会增加电路的生产成本。(4)无法进行极限状态以及最坏情况分析。例如,在高温或低温的破坏性的试验条件下,电路特性试验是无法进行的,即使勉强进行了某种破坏性试验,整个电路都被损害,也无法继续完成试验。
(5)容差分析以及优化设计很困难。例如,在集成电路中,电阻若用扩散工艺制造,其值一般在20%左右变化,同时各晶体管的特性也有变化,为了提高集成电路的成品率,应对电路进行容差分析,但用数学方法或者物理方法是非常困难的。
除此以外,在利用数学方法求解的过程中,元件的特性方程不能特别复杂,否则根本无法求解或者求解过程过于繁琐,所以只能采用较为简单的元件模型。随着大规模集成电路的发展,电路的品种日益增多,同时规模也越来越大,电路的性能如稳定性、可靠性等要求也越来越高。以上这些较为原始的设计方法,无论是从效率上还是从设计精度上,显然已经无法适应当前电子工业对大型电路的要求。同时,大规模的集成电路以及微电子技术的发展也促进了计算机和计算机技术的发展,这也使得计算机技术在电路的设计中对电路的性能进行模拟成为可能。
在当前的电子系统以及集成电路的设计过程中,以电子计算机辅助设计(ComputerAidedDesign,即CAD)为基础的电子设计自动化（ElectronicDesignAutomation,即EDA）技术已经成为必不可少的工具之一。一般来说,一个能完成较为复杂的超大规模集成电路(VLS)设计的EDA系统一般应该包括10个~20个CAD工具：从高层次的数字电路的自动综合、数字系统仿真、模拟电路仿真,到各种不同层次的版图级的设计和校验工具,它们可以完成自上向下以及自下向上的VLSI设计的各个环节和全部过程。
近年来,用于电子系统和集成电路设计的EDA工具发展很快,使用现场可编程逻辑器件(FPGA,CPLD等)开发工具在实验室就可以设计出专用集成电路,以硬件描述语言(VHDL,VerilogEEL等)为输入方式的高层次数字系统综合工具已经广泛应用于VLSI的设计中,各集成电路(IC)的生产厂家的版图单元库也越来越丰富,这些都促使集成电路设计自动化的程度越来越高。目前,对大多数电路设计工作者而言,一般只需进行电路的系统级或电路级的综合或仿真,就可以实现IC芯片的设计。在电子线路的分析以及设计中采用CAD技术的优点如下：
(1)减轻人工劳动,缩短设计周期。采用CAD技术,用计算机模拟代替手工搭接试验电路,这就大大减轻了设计方案验证阶段的工作量。另外,在设计印制电路时,布线等繁琐的劳动都可以由计算机的自动布线功能来完成。传统方法的样机试制和小批量投产过程,在电路CAD中可由容差分析和优化设计来实现,从而不但能设计电路的性能,而且能事先预计它的生产合格率。这样就能够提高设计效率,缩短设计周期。(2)提高了设计质量。与传统的数学方法相比较,电路CAD中采用的元件模型更为复杂、精确，甚至可以根据需要来调整元件模型的复杂程度。不仅如此,CAD工具还备有通用器件的模型参数库。除了常规的模拟,还可以模拟各种寄生参数的影响,以及模拟元器件参数的变化对整个电路的性能的影响。同时也克服了传统设计方法中因仪器仪表接入而引起的各种误差。另外,利用CAD工具还可以方便地进行多种设计方案的比较和优选，从中挑选最佳的设计方案。(3)降低设计成本。传统的设计过程,必须投入大量的人力和物力进行设计、测试、调试,为了提高实际生产的成品率,还必须进行小批量地生产来进行测试。利用CAD技术,可以直接用计算机迅速而方便地进行灵敏度分析、容差分析和中心值优化,从而在提高设计质量的同时,节省研制费用。特别是随着计算机的迅速发展和普及,目前已经推出了不少在计算机系统上运行的电路CAD软件,这就可以在计算机硬件投资要求不大的前提下,进行电路的模拟和设计。
(4)调试电路更方便。在电路的设计过程中,为满足性能的要求,需要对电路的某部分进行修改,利用电路CAD,调试过程变得格外方便。不仅可以通过修改元器件的参数来调整电路的性能,同时还可以对调整后的电路进行分析测试,通过观察波形等方式来观察电路的性能是否符合要求。(5)将电子工作者从繁重的体力劳动中解脱出来。采用了电子线路CAD,电子工作者面对的不再是电路