具有USB20接口的高速数据采集卡设计.ppt

引言系统框图系统框图USB数据采集卡硬件EZ-USBFX2的微处理器是一个增强型的8051内核，性能可达标准8051的5～10倍，并与标准8051的指令完全兼容。增强型的8051内核使用RAM世馘作程序指令和数据存储器，从而使得EZ-USBFX2具有“软”特性，也就是说，可以通过自行编写程序指令来实现所需的功能。EZ-USBFZ2使用增强型SIE/USB接口（称为USB核），通过执行USB部本身的协议来简化8051代码编写的工作。这样采用硬件完成USB塄，简化了固件代码的编制。对于固件代码的使用，主机通过软件下载的方法实现。这种方法充分利用FZ2内部的8KBRAM来装载8051代码和数据。由于EZ-USBFZ2具有重新枚举的能力，所以在初始化枚举时，用户并不需要断天设备就可以装载新的描述符。设备描述符和8051程序代码都能通过主机中的磁盘文件下载，只有制造商号、产品号和设备号从启动时从一个16字节的EEPROM下载到硬件中的。通过这种方式，可以比较容易地从主机升级软件和修改USB总线设备的固件代码。EZ-USBFX2的通用可编程接口GPIF以及Master/Slave端点FIFO所对应的8/16位数据总线，可以很容易地实现FX2与当前一些主流通过接口（如ATA、UTOPIA、EPP、PCMCIA和大部分DSP处理器）的互连。它共有7个端点，端点0，端点1和IN和OUT，还有端点2、4、6和8。其中，前3个端点的大小是固定的64字节，后4个端点默认大小是2级512字节的FIFO，端点2和端点4默认是OUT端点，端点6和端点8默认是IN端点，而端点2和6分别可以定义为2级、3级或4级的存储器，每级的大小也可以是512字节或1024字节。从EZ-USBFX2方向来看，一个端点相当于通过总线收发数据的缓冲区，EZ-USBFX2从OUT缓冲区中读取端点数据，将通过USB传的端点数据写入IN缓冲区。它求全责备速（12Mbps）和高速（480Mbps）传输速率，并具有USB协议所规定的4种传输方式，即控制方式（controlmode）、中断传输方式（interruptmode）、批量传输方式（bulkmode）和等时传输方式（isochronousmode）。EZ-USBFX2系列是基于RAM的“软”结构，在开发过程中允许无限制设置和升级；它支持全速USB总线吞吐量的传输，使用EZ-USBFX2进行设计，可以不受端点数、缓冲区大小和传输速度的限制；此外，其内核中做了大量的辅助指令，简化了编码，同时也加快了对USB特性的了解。基于以上EZ-USBFX2系列芯片的特性，在开发的过程中，采用了EZ-USBFX2系列中的CY7C68013芯片（128引脚），其简化结构如图2所示。
FX2可配置成三种不同的接口模式Ports、GPIFMaster和SlaveFIFO，本项目采用SlaveFIFO模式。在该模式下，外部逻辑或外部处理器直接连接到FX2的端点FIFO，GPIF没有被激活，因为外部逻辑可以直接控制FIFO，所以FIFO的基本控制信号（标志、片选、使能）由FX2的引脚引出。外部控制可以是同步或异步，可以使用内部时钟，也可以向FX2的接口提供外部时钟。2.FPGA芯片EP1C6-Q240
在本设计中，所用的FPGA采用Altera公司最新的CYCLONE芯片EP1C6-Q240。它是一款高速价比的FPCA芯片，工作电压为1.5V，采用0.13μm工艺技术，全铜SRAM工艺，其存储器密度可达5980个逻辑单元，包含20个128×36位的RAM块，总的RAM空间达到92160位，内嵌了2个锁相环电路和一个用于连接SDRAM的特定双数据率（deficateddatarate）接口。此外，该芯片还支持多种不同的I/O标准（包括PCI接口，可连接ASSP和ASIC设备的接口以及串行设备接口等）。
这里FPGA的作用除了与SDRAM构成一个大容量的FIFO以外，还需要完成一些控制功能。对于本文的应用，需要完成HDB3码到NRZ码的转换及数据的串并转换等。具体问题要具体分析，用户可根据自己的需求对FPGA进行编程。3.A/D转换芯片MAX1180
MAX1180是Maxim公司的双通道105Msps、3.3V工作电压、低功耗的高速A/D芯片，采样数据10位电平量化。它是采用差分输入，带有宽带跟踪/保持（track-and-hold）的双通道9级流水线型结构的ADCs，如图3所示。实际的芯片包括两个图示的电路，作为输入的两路通道，互不干扰。各路采样信号每半个时钟周期通过一个STAGE，完成连续转换到数据输出共需5个时钟周期。每个流水线首先通过一个1.5位的快闪ADC对输入电码量化，然后再由DAC产生一个对应于量化结果的电压并与输入电压作差，输出电压放大2倍后送