多进制数字相位调制MPSK系统.ppt

多进制数字相位调制（MPSK）下面以四相相位调制为例进行讨论。四相调相信号是一种四状态符号，即符号有00、01、10、11四种状态。
所以，对于输入的二进制序列，首先必须分组，每两位码元一组。
然后根据组合情况，用载波的四种相位表征它们。
这种由两个码元构成一种状态的符号码元称为双比特码元。
同理，k位二进制码构成一种状态符号的码元则称为k比特码元。4PSK信号因为4PSK信号是两个正交的2PSK信号的合成，
所以可仿照2PSK信号的相平解调方法，用两个正交的相干载波分别检测A和B两个分量，然后还原成串行二进制数字信号，即可完成4PSK信号的解调。
此法是一种正交相平解调法，又称极性比较法，原理图在下页。LPF输出分别是

根据π／4移相系统PSK信号的相位配置规定，抽样判决器的判决准则表在下页。
当判决器按极性判决时，若正抽样值判为1，负抽样值判为0，则可将调相信号解调为相应的数字信号。
解调出的A和B再经并／串变换，就可还原出原调制信号。
若解调π／2移相系统的PSK信号，需改变移相网络及判决准则。π／4系统判决器判决准则MPSK调制电路VHDL程序及仿真MPSK调制方框图MPSK调制电路符号MPSK调制程序及注释libraryieee;
useieee.std_logic_arith.all;
useieee.std_logic_1164.all;
useieee.std_logic_unsigned.all;
entityMPSKis
port(clk:instd_logic;--系统时钟
start:instd_logic;--开始调制信号
x:instd_logic;--基带信号
y:outstd_logic);--调制信号
endMPSK;
architecturebehavofMPSKis
signalq:integerrange0to7;--计数器
signalxx:std_logic_vector(1downto0);--中间寄存器
signalyy:std_logic_vector(1downto0);--2位并行码寄存器
signalf:std_logic_vector(3downto0);--载波f
beginMPSK调制程序仿真及注释（MPSK调制VHDL程序仿真局部放大图1）（MPSK调制VHDL程序仿真局部放大图2）MPSK解调电路VHDL程序及仿真MPSK解调方框图MPSK解调电路符号MPSK解调VHDL程序及注释libraryieee;
useieee.std_logic_arith.all;
useieee.std_logic_1164.all;
useieee.std_logic_unsigned.all;
entityMPSK2is
port(clk:instd_logic;--系统时钟
start:instd_logic;--同步信号
x:instd_logic;--调制信号
y:outstd_logic);--基带信号
endMPSK2;
architecturebehavofMPSK2is
signalq:integerrange0to7;--计数器
signalxx:std_logic_vector(2downto0);--加法器
signalyyy:std_logic_vector(1downto0);--2位并行基代信号寄存器
signalyy:std_logic_vector(2downto0);--寄存xx数据
beginMPSK解调程序仿真图及注释