预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共237页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

段式虚拟存储器(完整版) (文档可以直接使用,也可根据实际需要修改使用,可编辑欢迎下载) 3.段式虚拟存储器 以段位基本信息传送单位的虚拟存储器叫做段式虚拟存储器。段是按照程序的逻辑结构划分的,各个段的长度因程序而异。为了把程序虚地址变换成主存实地址,需要一个段表,段表实际上是程序的逻辑结构段与其在主存中所放的位置之间的关系对照表。 段式虚拟存储器的特点是:程序的模块化性能好,便于程序和数据的共享,程序的动态链接和调度较容易,便于实现信息保护,单地址变换所花费的时间较长,主存的利用率较低,对辅存的管理较困难。 4.段页式虚拟存储器 将程序按其逻辑结构分段,每段再划分为若干大小相等的页,主存也划分为若干同样大小的页。虚存和实存之间以页为基本传送单位,每个程序对应一个段表,每段对应一个页表。段页式虚拟存储器综合了前两者的优点,单要经过两级查表才能完成地址转化,费时要多些。 5.TLB(快表) 为了加快查表的速度,许多计算机将页表分为快表和慢表。将当前最常用的页表信息存放在一个小容量的高速存储器中,称为快表,当在快表中查不到时,再从存放在主存中的慢表查找实页号。快表只是慢表的一个副本,而且只存放了慢表中很少的一部分。 实际上,快表鱼慢表也构成了一个由两级存储器组成的存储系统,其访问速度接近于快表的速度,存储容量也慢表的容量。 快表容量小(几个字至几十个字)、速度高,采用相连方式,按内容访问。 3.2典型例题分析 【例3.1】存储器进行一次完整的读/写操作所需的全部时间成为()。 A.存取时间B.存取周期C.CPU周期D.机器周期 解答:B。 试题分析:一次完成的读写操作所需要的全部时间也就是连续两次访问存储器错做的间隔时间。要注意存取周期与存取时间这两个概念的区别,存取时间是指从启动一次存储器操作到完成该错做所经历的时间,所以存取时间小于存取周期。 【例3.2】下述说法中正确的是()。 半导体RAM信息可读可写,且断电后仍能保持记忆 动态RAM时易失性RAM,而静态RAM中的存储信息是不易失的 半导体RAM是易失性RAM,但只要电源不断电,所存信息室不丢失的 半导体RAM是非易失性的RAM 解答:C。 试题分析:半导体RAM,无论静态RAM还是动态RAM都是易失性的,断电后信息将丢失。 【例3.3】下面叙述错误的是()。 随机存储器可随时存取信息,掉电后信息丢失 在访问随机存储器时,访问时间与单元的物理位置无关 主存储器中存储的信息均是不可改变的 随机存储器和只读存储器可以统一编址 解答:C。 试题分析:主存由RAM和ROM组成,其中ROM中的信息室不可改变的,RAM中的信息室可以改变的 【例3.4】若存储周期为250ns,每次读出16位,则该存储器的数据传送率为()。 A.B.4MB/SC.D.8MB/s 解答:C。 试题分析:存储周期250ns=250*10-9s,每个存储周期可读出16位(2个字节),则数据传送率为:。此题中选项D的问题在于,有误差。 【例3.5】在对破坏性读出的存储器进行读写操作时,为维持原存信息不变,必须辅以的操作是()。 A.刷新B.再生C.写保护D.主存校验 解答:B。 试题分析:对于破坏性读出的存储器,每当一次读出操作之后,必须紧接一个重写(再生)的操作,一遍恢复被破坏的信息,保持原存信息不变。 【例3.6】动态RAM的刷新单位是()。 A.存储单元B.行C.列D.存储位 解答:B。 试题分析:动态RAM芯片中的全部记忆单元排列成矩阵,刷新是以行尾单位进行的,一行中的各记忆单元同时被刷新。 【3.7】某计算机字长是16位,它的存储容量是1MB,按字编址,它的寻址单元数是()。 解答:A。 A.512KB.1MC.512KBD.1MB 试题分析:由于字长为16位,一个字等于2个字节,所以1M字节等于512K字。 【3.8】设机器字长为32位,一个容量为16MB的存储器,CPU按半字寻址,其寻址单元数是()。 A.224B.223C.222D.221 解答:B。 试题分析:16MB=224,由于字长为32位,现在按半字(16位)寻址,相当于有8M个存储单元,每个存储单元中存放16位。 【3.9】设机器字长为32位,存储容量为16MB,若按双字编址,其寻址单元数是()。 A.8MBB.2MC.4MD.16M 解答:B。 试题分析:按双字编址,即一个存储单元存放64位(8个字节),16M字节=2M字, 共有24M个存储单元。 【3.10】在1K*8的存储器芯片中,采用双译码方式,译码器的输出信号条数是()。 解答:B。 试题分析:双译码方式又称为重合法。1K*8的存储芯片共有10根地址线,分成相等的两段,一段用于水平方向作X地址线,供X地址译码器译码;一段用于垂直方向作Y地址线,供Y地址译码器译码。每