IO地址译码与简单并行接口.doc
yy****24
在线预览结束,喜欢就下载吧,查找使用更方便
相关资料
IO地址译码与简单并行接口.doc
计算机组成原理与接口技术实验实验报告实验人:学号:093日期:2011-05-10院(系):软件学院专业(班级):实验题目:I/O地址译码与简单并行接口验证实验1.1I/O地址译码实验目的掌握I/O地址译码电路的工作原理二.实验原理和内容实验电路如图1-1所示,其中74LS74为D触发器,可直接使用实验台上数字电路实验区的D触发器,74LS138为地址译码器。译码输出端Y0~Y7在实验台上“I/O地址“输出端引出,每个输出端包含8个地址,Y0:280H~287H,Y1:288H~28FH,……当CPU执行
io地址译码.doc
实验1IO地址译码教具、教学素材准备:实验箱,多媒体教学方法:网络讲授与实作教学时数:2一、实验目的掌握I/O地址译码电路的工作原理。二、实验原理和内容实验电路如图(1)所示,其中74LS74为D触发器,可直接使用实验台上数字电路实验区的D触发器,74LS138为地址译码器。译码输出端Y0~Y7在实验台上“I/O地址“输出端引出,每个输出端包含8个地址,Y0:280H~287H,Y1:288H~28FH,……当CPU执行I/O指令且地址在280H~2BFH范围内,译码器选中,必有一根译码线输出负脉冲。例如
IO端口地址译码.pptx
信息工程学院电子信息工程教研室5.2I/O端口地址译码技术5.2.1I/O端口及其编址方式5.2.1I/O端口及其编址方式(续)5.2.1I/O端口及其编址方式(续)5.2.2I/O端口地址分配I/O芯片名称5.2.3I/O端口地址译码5.2.3I/O端口地址译码(续)5.2.3I/O端口地址译码(续)5.2.3I/O端口地址译码(续)5.2.3I/O端口地址译码(续)本章要点端口旳概念端口旳地址编址方式及其特点I/O端口地址选用旳原则掌握I/O端口地址译码电路旳工作原理I/O端口地址译码电路旳设计与分析
实验一 IO地址译码报告.doc
实验一I/O地址译码实验目的掌握I/O地址译码电路的工作原理。实验原理和内容实验电路如图1-1所示,图中线路两端有节点的信号线需要用户用实验导线连接起来,其中74LS74为D触发器,可直接使用实验台上部系统板上的D触发器。74LS138为地址译码器。译码输出端Y0-Y7在实验台中间系统板上引出,每个输出端包含8个地址,即:Y0:280H~287H;Y4:2A0H~2A7H;Y1:288H~28FH;Y5:2A8H~2AFH;Y2:290H~297H;Y6:2B0H~2B7H;Y3:298H~29FH;Y7
第2章 IO端口地址译码技术.ppt
计算机接口技术第2章I/O端口地址译码技术§2.1I/O端口编址方式2.1.1I/O端口与内存单元统一编址优点:可以用访问内存的方法来访问I/O端口;外设数目或I/O寄存器数几乎不受限制;微机系统读写控制逻辑较简单。缺点:I/O端口占用部分内存空间,减少了内存可用的地址范围,因此对内存容量有潜在的影响;对内存单元访问指令较长,执行速度较慢;从指令上不易区分当前是对内存进行操作还是对外设进行操作。2.1.2I/O端口与内存单元独立编址优点:内存地址空间不受I/O端口地址空间影响;地址译码简单,速度较快;I/