基于FPGA的卷积编译码器的设计与实现.doc

基于FPGA的卷积编译码器的设计与实现
摘要：为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题，提出一种新型的适用于HYPERLINK"http://www.dzsc.com/product/searchfile/3720.html"\t"_blank"FPGAFPGA
现场可编程逻辑门阵列（FPGA,FieldProgrammableGateArray），是一个含有可编辑元件的半导体设备，可供使用者现场程式化的逻辑门阵列元件。FPGA是在PAL、GAL、CPLD等可编辑器件的基础上进一步发展的产物。HYPERLINK"http://wiki.dzsc.com/info/4244.html"\t"_blank"[全文]
特点，路径存储与译码输出并行工作，同步存储路径矢量和状态矢量的译码器设计方案。该设计方案通过在ISE9.2i中仿真验证，译码结果正确，得到编码前的原始码元，速度显着提高，译码器复杂程度明显降低。并在实际的软件无线电通信系统中信道编解码部分得到应用，性能优良。
卷积码是Elias在HYPERLINK"http://www.dzsc.com/stock-ic/1955.html"\t"_blank"1955年最早提出的，稍后，Wozencraft在HYPERLINK"http://www.dzsc.com/stock-ic/1957.html"\t"_blank"1957年提出了一种有效译码方法，即序列译码。Massey在HYPERLINK"http://www.dzsc.com/stock-ic/1963.html"\t"_blank"1963年提出了一种性能稍差，但比较实用的门限译码方法，由于这一实用性进展使卷积码从理论走向实用。而后ViHYPERLINK"http://www.dzsc.com/product/searchfile/10366.html"\t"_blank"terbi在HYPERLINK"http://www.dzsc.com/stock_196/1967.html"\t"_blank"1967年提出了最大似然译码法，该方法对HYPERLINK"http://www.dzsc.com/product/searchfile/310.html"\t"_blank"存储器存储器
存储器是用来存储程序和数据的部件，有了存储器，计算机才有记忆功能，才能保证正常工作。它根据控制器指定的位置存进和取出信息。HYPERLINK"http://wiki.dzsc.com/info/2409.html"\t"_blank"[全文]
级数较小卷积码的译码很容易实现，并具有效率高、速度快、译码器简单等特点，人们后来称其为维特比算法或维特比译码，广泛应用于现代通信中。本文主要论述了基于HYPERLINK"http://www.dzsc.com/icstock/758/XILINX.html"\t"_blank"Xilinx公司的FPGA的卷积HYPERLINK"http://www.dzsc.com/product/searchfile/8267.html"\t"_blank"编码器编码器
编码器为传感器(Sensor)类的一种，主要用来侦测机械运动的速度、位置、角度、距离或计数，除了应用在产业机械外，许多的马达控制如伺服马达、BLDC伺服马达均需配备编码器以供马达控制器作为换相、速度及位置的检出所以应用范围相当广泛。根据检测原理，编码器可分为光学式、磁式、感应式和电容式。根据其刻度方法及信号输出形式，分为增量式编码器和绝对式编码器。光电编码器是利用光栅衍射原理实现位移-数字变换的，从50年代开始应用于机床和计算仪器，因其结构简单、计量精度高、寿命长等优点，在国内外受到重视和推广，在精密定位、速度、长度、加速度、振动等方面得到广泛的应用。HYPERLINK"http://wiki.dzsc.com/info/1768.html"\t"_blank"[全文]
及相应的维特比译码器的研究，并在幸存路径存储与译码输出判决方面提出了改进算法，从而使译码器结构得到简化。
1卷积码的编码原理与实现
卷积码是一种重要的前向纠错编码FEC，用(n，k，m)表示。分组码不同，其监督元与本组的信息元和前若干组的信息元有关。这种编码的纠错能力强，不仅可纠正随机差错，而且可纠正突发差错。卷积码根据需要，有不同的结构及相应的纠错能力，但都有类似的编码规律。卷积码的HYPERLINK"http://wiki.dzsc.com/info/1768.html"\t"_blank"编码器编码器
编码器为传感器(Sensor)类的一种，主要用来侦测机