广西大学 电工电子技术 第12章.ppt

第12章时序逻辑电路◆含有双稳态触发器的逻辑电路称为时序逻辑电
路，简称时序电路。基本R-S触发器11→1→100低电平有效!不定状态12.2钟控双稳态触发器(2)逻辑功能1(3)触发方式[例12.2.1]已知高电平触发R－S触发器的
CP、R、S波形，且Qn＝0，画出其Q端的输出波形。（二）J－K触发器主触发器打开11001111●后沿主从触发
●前沿主从触发CP(4)关于J-K触发器的一次性翻转问题[例12.2.2]已知后沿主从触发J－K触发器的
CP、J、K波形，且Qn＝0，画出触发器的Q端波形。[补充例题2]已知CP的波形，且J=1，K=1，Qn＝0。画出触发器的Q端波形。&(2)逻辑功能:
(1)当CP=0时:11真值表[例12.2.3]已知上升沿触发D触发器D端的输入信号波形，且Qn＝0，画出触发器的Q端波形。（四）T触发器（触发器逻辑功能的转换）SD(2)将维持阻塞型D触发器改接成T触发器[例12.2.4]四人抢答电路。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮再按下时不起作用。CLR0000000012.3寄存器RD0000（二）移位寄存器数码存入端移位12.4计数器0000
0001
0010
0011
0100
0101
0110
0111
1000
1001Q3Q0
Q1
Q2
Q3CP（二）十进制计数器J0＝K0＝1Q0补充内容：任意进制计数器试设计一个60进制计数器。Q2Q1Q0CP1Q4CPCP图12.5.1555集成定时器T°C（二）单稳态触发器◆无输入信号时：
ui=1(1)t=0~t1时，ui未输入:0[补充例题4]单稳态触发器的应用之一。R2（三）无稳态触发器uC[例12.5.3]简易电子琴电路。教学基本要求下一页12.3(1)图示数码寄存器存入数码时是否必须预先清零？12.3(2)试将图示右移位寄存器改为左移位寄存器。12.5(1)555集成定时器能否在的情况下工作？分析与思考解答12.1(2)试分析由或非门组成的基本R-S触发器的逻辑功能，列出其真值表，并与由与非门组成的基本R-S触发器作一比较。12.2(1)钟控触发器的电路结构形式、逻辑功能及触发方式三者之间有什么关系？逻辑功能相同的触发器，触发方式是否相同？12.2(3)试比较电平触发、主从触发和边沿触发的特点。[答]该数码寄存器清零与否都不会影响数码的存入，故可以不必预先清零。12.3(2)试将图示右移位寄存器改为左移位寄存器。12.4(1)n位的二进制加法计数器，能计数的最大十进制数是多少？如果要计数的十进制数是100，需要几位二进制加法计数器？12.4(2)异步计数器和同步计数器有何不同？二进制计数器和十进制计数器有何不同？[答]此时集成定时器中的基本R－S触发器的输入
R=0，S=0，基本R－S触发器处于不定状态，故不能在这
种情况下工作。[答]单稳态触发器是只有一个稳态的触发器。其特点是：在外来触发信号的作用下，能够由稳定状态翻转成另一暂稳状态，暂稳状态维持一定时间后，又会自动返回到稳定状态。无稳态触发器是一个没有稳定状态的触发器。其特点是：无需外来触发信号，接通电源后，电路自动地从一个暂稳状态变换为另一个暂稳状态，周而复始，循环不止。练习题12.2.1已知图示电路中各输入端的波形如图所示,工作前各触发器先置0,求Q1、Q2和Q3的波形。12.2.2在图示电路中若输入端的波形如图所示,工作前各触发器先置1,求Q1、Q2和Q3的波形。12.2.3在图示电路中,已知各触发器输入端的波形如图所示,工作前各触发器先置0,求Q1和Q2的波形。CP12.2.7图示各触发器的初始状态均为1，求Q的波形。12.3.1分析图示电路寄存数码的原理和过程,说明它是数码寄存器还是移位寄存器。12.3.3图示寄存器采用串行输入、输入数码为1001，但输出方式有两种，既可串行输出亦可并行输出。试分析：（1）该寄存器是右移寄存器还是左移寄存器？（2）画出前四个CP时Q4、Q3、Q2和Q1的波形；（3）说明串行输出和并行输出的方法。12.3.4下图为一个双向移位寄存器，其移位方向由X端控制。试判断X=0和X=1时寄存器的移位方向。12.4.1如图为由两个J－K触发器组成的时序逻辑电路，设开始时Q1＝0，Q2＝0。（1）写出两个触发器的翻转条件、画出Q2、Q1的波形图；（2）说明它是几进制计数器，是加法计数器还是减法计数器？是同步计数器还是异步计数器？12.4.3图为两个异步二进制计数器,试分析哪个是加法计数器?哪个是减法计数器？并分析它们的级间连接方式有何不同。12.4.4图为一个十进制计数器。(1)写出各触发器的翻转条件,画出Q4、Q3、Q2和Q1的波形;(2)判断是加法计数器还是减法计数器?是异步计数器还是同步计