现代通信交换技术-交换机的硬件结构.ppt

第五章交换机的硬件结构第五章交换机的硬件结构
程控交换机的硬件组成：
话路部分:
①交换网络
②接口
控制部分:
①主处理机
②子处理机
③信令设备
④其他辅助控制设备。数字程控电话交换系统第一节硬件总体概述

交换系统硬件：
主处理机
子处理机
交换网络
接口部分图5.1交换机的硬件总体结构
交换机的基本结构和功能
一、主处理机辅助存储器二、子处理机三、交换网络四、接口图5.2交换机的用户和中继接口连接图中继接口

A接口：PCM一次群
B接口：PCM二次群
C接口：模拟中继接口（二线、四线）
E＆M接口：模拟中继接口（1E1M为二线方式，2E2M为四线方式）
环路中继接口：完成A/D、D/A和二/四线转换以及PCM和语音转换
用户接口
Z接口二线模拟接口
U接口数字接口
S接口四线方式传输
ISDN接口
30B+D基群接口：专No.7的ISUP
2B+DN-ISDN，可视电话等等

维护接口
2B+D接口：用于交换机数据/程序加载的断口，也可用于监视、传达命令、报警等
RS232接口：用于电路板的监视，测试、维修等V接口
V1：是以ISDN为基础开发的，以基本速率（2B+D）接入的数字接口
V2：主要用于一次群或二次群数字端连接远端的或本端
V3：用于通过一般的数字用户段。以30B+D或23B+D（D为64k/s）的信道方式专门连接数字用户设备,如PABX
V4：连接一个数字接入链路。该链路包括一个可支持几个基本速率的复用器，是ISDN基本接入的复用
V5：是交换局接入网络（AN）之间的数字接口V5接口，通常一个V5口有16条2Mbit/s链路。（接入网络指交换机到用户之间的网络设备）第二节主处理机系统

一、系统主处理机
1．主处理机的主要参数和指标
MP到子处理机的寻址空间为1MB；
MP到辅助存储器的寻址空间为4MB；
MP用于存放程序和数据的内存为8MB的DRAM；
地址总线的宽度为23bit（A1～A23），
对外访问地址的宽度为20bit（A0～A19）；
数据总线的宽度为16bit（D0～D15）。
图5.3主处理机功能原理框图2．主处理机的框图及分析
(1)、CPU
MC68HC00-1616MHz

特点：较强的中断处理能力和外部接口寻址能力

对外部接口访问有同步和异步两种方式(2)、地址译码电路
作用：完成内部端口译码和控制信号译码
结构：DRAM区、EPROM区、子处理机端口、各种内部端口
(3)、DRAM接口控制电路及DRAM区
对DRAM区正常的访问
刷新控制电路。刷新频率为64KHz信号，15μs
刷新的时序信号：REFCAS、REFRAS，
要求DRAM具有CAS-BEFORE-RASREFRESH刷新功能
总线裁决电路，以保障对DRAM区的正常访问和对DRAM区的刷新不能出现总线冲突。(4)、程序数据加载口电路
加载程序和数据
MT8952(5)、中断译码电路
中断源：
自动矢量中断译码输出IPL0～、IPL1～、IPL2～
用户矢量中断译码输出为ID0、ID1、ID2。
中断译码电路可由TA273寄存器、TA148译码器组成；中断应答电路可由TA138译码完成。(6)、定时电路
定时单元电路是用计数器级联组成的计数电路，以满足主处理机的定时计数要求。如图5.7所示，其中CK16Mz与以上讲的一样，都来自于一个时钟电路。时钟电路由晶体振荡器输出32Hz信号，再经过定时分频电路就可产生各种的定时信号，也包括CK16Mz信号。二、辅助存储器
8片1MB×9的DRAM
两套4MB的存储器组
采用DRAM双备份工作方式
当主处理机写入时，两套DRAM（DRAM1、DRAM2）都要并行写入。
当要从DRAM中读出数据到主处理机时，两套DRAM也同时读出，但要对输出的数据进行奇偶校验（分别对应图5.9中的校验1、校验2），选择一套输出，这由并行输入/选择输出电路来完成。EN～：主机访问AXM的DRAM使能信号，低电平有效；
DS～：数据选通信号低点平有效；
R/W：读/写信号，高电平为读、低电平为写；
AADR：地址读信号；
ADTA：数据信号。
*1：低点平上升到0.8V时的时间关系。
主处理机访问子处理机时序如图5.13所示，在主处理机使能信号MPEN～有效期间，地址选通信号（DS～）、读/写信号（R/W～）、地址读信号（ADDR）有效输出，就可以对子处理机的公共信箱的数据信号（DATA）进行读/写操作。主处理机访问子处理机时AXM的输出时序如图5.14所示，在主处理机使能信号EN～有效期间，子地址选通信号（PDS～）、子处理机读/写信号（PR/W～）、地址读信号（ADDR）有效输出，主处理机就可以同时对子处理机的公共信箱和辅助存储器的DRAM之间进行的数据信号（DATA）的读/写操作。也就是说