高速串行总线RapidIO与PCI+Express协议分析比较.pdf

万方数据

釜壕样<1⋯KB熊蓉⋯旒g眦rog特征蓑篓袭蓥⋯用．熊蓉羹鏊詈Express协议分析比较高速串行总线RapidlO与PCI梁小虎，王乐，张亚棣引言行总线标准。因此，对二者进行详细的分析比较，充分1基本性能比较(中国航空计算技术研究所，陕西西安710068)随着嵌入式系统的不断发展，对高性能的要求不断强化，更先进的处理器架构和高速缓存的出现，使处理器的性能得到很大提高，但是，处理器总线频率的增长速度相对于处理器的发展相差很大。处理器速率的增加虽然可以提升系统的数据处理速度，但是却无助于提升处理器与其他芯片或部件的通讯速度，从而成为嵌入式系统性能提高的新的瓶颈。在这种情况下，高速串行总线成为解决问题、提高系统性能的选择。而在高速串行总线中有代表意义的两种总线协议就是RapidlO技术最初是MercuryComputing公司为下一代高速嵌入式处理的前端总线开发的专用结构，目前由RapidlO行业协会监管。RapidlO针对嵌入式系统设备的应用设计，被定义为嵌入式系统芯片到芯片、板到板、机架到机架的高性能互连技术。Express(亦称PCIe)是由Intel公司所开发。Express可以看作是对外部设备互联PCI总线的改进，以取代PCI以提供更高带宽的最新I／O界面。PCIExpress关注向后兼容性，其重要的特点是完全兼容PCI，能够在不改动驱动程序和BIOS的情况下复用现有的设计和芯片。二者都是在嵌入式系统设计中普遍应用的高速串理解和掌握其各自的优缺点，能够为我们在嵌入式系统设计中的高速串行总线的选择提供参考，也能够为高速串行总线的设计提供基础。下表是两种高速串行总线总体性能的比较。通过对两种高速串行总线基本性能的比较，我们可以发现它们有很多共性，如高的传输速率、对软件依赖低、可以应用于芯片到芯片和背板的互连等，但是它们的不同之处也是显而易见的，如最大有效载荷、嵌入式链接控制包的有无、前端CRC的有无等等。从基本性能上来看，这两种总线都可以应用与嵌入式系统的设计，但其各有侧重，各有特点。第40卷第3期2010年5月航空计算技术摘要：随着新一代嵌入式系统对数据传输能力要求的提高，高速串行总线有着越来越广泛的应Express(亦称PCIe)是常见的选择。通过对这两种协议在整体工作机制及英特点、分层模型、拓扑结构、服务质量等方面的分析比较，为嵌入式系统设计中高速串行总线的选择提供参考。关键词：高速串行总线；RapidlO；PCI．E；服务质量；错误管理中图分类号：TP336文献标识码：A文章编号：1671—654X(2010)03．0127．04RapidlO和PCIExpress总体性能比较表Aeronautical用，RapidlO和PCIExpress。PCI收稿日期：2009．09。11作者简介：梁小虎(1982一)，男，陕西神木人，硕士研究生，研究方向为分布式计算机系统。ComputingTechniqueV01．40No．3May．2010
万方数据
⋯E!窭翌匹2规范体系比较2．2系统互联组成2．1网络分层模型RapidIO协议采用3层分级体系结构，即物理层、传输层、逻辑层。其结构图如图1所示。Express协议也定义为三层体系结构，分别为物理层、数据链路层、处理层。其结构图如图2所示。在物理层定义中，RapidIO串行物理层电器接口使用差分电流量控制基于802．3XAUI规范的驱动器，而Express协议的电器接口采用高速的低压差分信号(LVDS)的驱动器和接收器；RapidlO协议在每个方向上支持一个差分对，称为1通道，或支持四个并列的串行差分对，称为4通道。PCIExpress链接可以配置为x1，)【2，x4，X8，X12，X16和X32信道宽度，通过增加收发数据信号对而形成多个信道；RapidIO协议支持每通道1．25G波特率，数据速率分别为1．0Gbps和2．5Express在初始的信号频率条件下，可以达到技术标准规定的Gbps，随着芯片技术的进步，这一速度可以达到10Gbps。都采用8B／10B编码方案将发送时钟嵌入到数据中。在中间层定义中，RapidlO协议定义为传输层。RapidlO支持8bit或16bit器件ID，因此一个RapidIO网络最多可容纳256或65536个终端器件。RapidIO支持广播或组播，每个终端器件除了独有的器件ID外，还可配置广播或组播ID。PCIExpress协议定义为数据链路层，其功能设置基本对应与RapidlO协议物理层中的流量控制和错误管理。在最高层定义中，RapidIO协议定义为逻辑层，定义了全部协议和包的格式，为端点器件发起和完成事务提供必要的信息。RapidIO包由包头、可选的载荷数据和16CRC校验组成。逻辑层目前支持2种标准：直接IO／DMA、消息