eda教程时钟分频电路.ppt
yy****24
亲,该文档总共14页,到这已经超出免费预览范围,如果喜欢就直接下载吧~
相关资料
eda教程时钟分频电路.ppt
计算机《计算机EDA设计》实验教程内容概要实验目的实验要求实验原理实验原理实验内容实验报告
eda教程时钟分频电路.pptx
会计学2024/10/22024/10/22024/10/22024/10/22024/10/22024/10/22024/10/22024/10/22024/10/22024/10/22024/10/22024/10/22024/10/2
eda教程时钟分频电路.ppt
计算机《计算机EDA设计》实验教程内容概要实验目的实验要求实验原理实验原理实验内容实验报告
【一种基于分频链的时钟校准方法】时钟分频.doc
【一种基于分频链的时钟校准方法】时钟分频摘要:针对晶体振荡器的温漂特性,设计了一种基于分频链的时钟校准算法。在不改变晶体振荡器的情况下可调节时钟频率,校准精度达±0.25ppm,校准范围±32ppm,通过多次实验分析,用Verilog-HDL语言编写全部模块,在modelsim6.2b软件中实现模块仿真。全部功能正常实现,符合设计要求。关键词:Verilog-HDL;时钟;晶体振荡器;校准Aclockcalibrationalgorithmbasedondivide-chainfrequencyYANDi
EDA实验05—简单分频时序逻辑电路设计.doc
第页共NUMPAGES8页电子信息工程学系实验报告成绩:课程名称:EDA技术与实验指导教师(签名):实验项目名称:简单分频时序逻辑电路设计实验时间:2011-10-10班级:通信091姓名:Jxairy学号:910705131实验目的:掌握条件语句在简单时序模块设计中的使用。学习在Verilog模块中应用计数器。实验环境:Windows7、MAX+PlusⅡ10等。实验内容:模为60的8421BCD码加法计数器的文本设计及仿真。BCD码—七段数码管显示译码器的文本设计及仿真。用For语句设计和仿真七