EDA技术实验指导书72560.doc

电子系统设计与EDA技术
实验指导书
实验须知：
实验前认真阅读实验任务书，明确实验目的、内容及要求等；
实验过程中要注意爱护实验设备，按要求接线、按步骤操作；
要养成严谨科学的实验态度和勇于探索的实验精神，注重实践创新，对于在实验中遇到的困难，鼓励独立思考，用新思路、新方法解决；
实验完成后，按学院资料入库标准认真完成实验报告，撰写实验报告要实事求是，严禁抄袭。
目录
实验一MAX+plusⅡ的基本应用···················4
实验二简单组合逻辑设计························6
实验三数码管扫描显示电路······················8
实验四简单时序逻辑电路设计···················11
实验六4位二进制加法器设计····················13
实验七彩色LED组跑马灯的实现··················14
实验九数字钟的设计····························17

实验一MAX+plusⅡ的基本应用
实验目的：
熟悉MAX+plusⅡ的基本操作；
掌握MAX+plusⅡ环境下的设计输入方法；
熟悉相关的元件库以及功能模块的应用。
实验内容及步骤：
通过2选1多路选择器的设计，熟悉VHDL文本输入的设计流程。
1）安装MAX+plusⅡ；
2）启动MAX+plusⅡ（注意：第一次运行MAX+PLUSII时，需进行License设置。从Option菜单中选择LicenseSetup进入License设置窗口，单击Browse按钮，选择License.dat文件即可）；
3）按照以下流程完成2选1多路选择器的VHDL设计：
设计输入→保存→建立设计项目→编译→创建默认符号；
通过1位二进制全加器的设计，熟悉图形输入设计流程。
1）半加器图形设计文件输入（后缀为.gdf）→保存→建立设计项目→编译→创建默认符号；
2）顶层文件设计：
全加器图形设计文件输入→保存→建立设计项目→编译→引脚分配及锁定→功能仿真→时序分析；
实验要求：
1.实验前预习2选1多路选择器的VHDL程序以及全加器的原理图；
2.按照实验步骤完成本次实验任务，记录主要的设计流程；
分析全加器功能仿真的波形；
认真完成实验报告。
实验二简单组合逻辑设计
实验目的：
进一步熟悉Max+PlusII的使用；
使用VHDL语言设计简单的组合逻辑电路；
学习使用JTAG接口下载逻辑电路到CPLD并能调试到正常工作。
实验设备：
安装有MAX+plusII软件的电脑；
EDAPRO/240H实验箱；
下载电缆及导线若干。
实验原理：
译码器是把输入的数码解出其对应的数码，例如：BCD至7段显示器执行的动作就是把一个四位的BCD码转换成7个码的输出，以便在7段显示器上显示这个十进制数。译码器有N个二进制选择线，那么最多可译码转换成2n个数据。当一个译码器有N条输入线及M条输出线时，则称为N×M的译码器。3×8译码器由此而来。
实验内容及步骤：
按照实验一的设计流程完成译码器设计文件的输入与检查，编译并锁定引脚；
设计顶层原理图；
通过JTAG口下载逻辑电路；
把译码器的输入接到拨码开关，输出端接8个LED灯，通过拨码开关改变输入的逻辑电平变化来观察LED输出情况，验证3×8译码器的工作状态。
注意：TOP层原理图须加上8路输入缓冲器74LS244。
VHDL语言参考程序
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
ENTITYdecoder38IS
PORT(A:INSTD_LOGIC_VECTOR(2DOWNTO0);
EN:INSTD_LOGIC;
Y:OUTSTD_LOGIC_VECTOR(7DOWNTO0));
ENDdecoder38;
ARCHITECTUREDEC_BEHAVEOFdecoder38IS
SIGNALSEL:STD_LOGIC_VECTOR(3DOWNTO0);
BEGIN
SEL(0)<=EN;
SEL(1)<=A(0);
SEL(2)<=A(1);
SEL(3)<=A(2);
WITHSELSELECT
Y<="00000001"WHEN"0001",
"00000010"WHEN"0011",
"00000100"WHEN"0101",
"00001000"WHEN"0111",
"00010000"WHEN"1001",
"00100000"WHEN"1011",
"01000000"WHEN"1101",
"10000000"WHEN"1111",
"11111111"WHENOTHERS;
ENDDEC_BEHAVE;
六、实验要求：