FPGA原型验证平台.doc

北京焕代时业电子科技有限公司 MX4xSL-XE4产品简介
北京焕代时业电子科技有限公司 www.matrix-sys.net

北京焕代时业电子科技有限公司

•PCIExpress(4通道)总线逻辑验证系统，支持2至4片
AlteraStratix3/Stratix4FPGA
-EP3SL200/340-4,-3,-2(由低到最高)
-EP4SE530/820-4,-3,-2(由低到最高)
-PCIeGEN1rev1.1
-PCI-X64位133MHzrev1.1
•4片Stratix4EP4SE53可达到3000万以上ASIC逻辑门

•FPGA片间的单端和LVDS混合互联
-LVDS速度600MHz
-LVDS差分对可以被用作两个单端信号，频率约为
225MHz
-每对LVDS信号可复用10根信号
-简化逻辑分片难度
-LVDS源时钟同步

•60根连接所有FPGA主总线
-单端
•独立低偏移全局时钟网络
-G0高精度用户可编程时钟合成器
-用户可通过SD/SDHC,USB进行配置
-差分均衡分布的全局时钟网络
•CypressEZ-USBFX2LPUSB控制器•2个独立DDR2SODIMMs(250MHz)
-直连到FPGA的A,C
-64位数据位宽,250MHz操作
-支持PC2-4200或更快内存模组
-每槽地址线/电源支持4GB内存模组
-32Gb/sDDR2SODIMM数据传送速率
-可替换特殊内存模块(请与焕代时业确认):
•SRAM:QDR,ASYNC,STD,PSRAM
•FLASH
•DRAM:SDR,DDR1,PSRAM,RLDRAM,DDR3
•Mictor,额外互联

•快速方便的FPGA配置
-可通过SD/SDHC,USB,JTAG方式进行配置
-配置出错报告

•通过JTAG界面全面支持内嵌逻辑分析器
-SignalTap和其他第三方调试解决方案
•通过使用扩展连接件增加子板进行灵活定制
-2子板位置：FPGA的A,B
-200-pinFCI高速连接器
-LVDS源时钟同步信号，最高450MHz
-与子板使用LVDS连接（可复用10根信号）

本开发平台支持2-4片以下FPGA

DeviceStratixIIILStratixIVEEP3SL200EP3SL340EP4SE530EP4S820AdaptiveLogicModules(ALMs)79,560135,200212,480325,220EquivalentLogicElements(LEs)198,900338,200531,200813,050Registers159,120270,400424,960650,440M9KMemoryBlocks4681,0401,2801,610M144KMemoryBlocks36486460EmbeddedMemory(Kbits)9,39616,27220,73623,130MLAB(Kbits)1,2504,2256,64010,16318x18Multipliers5765761024960EquivalentASICGates2.3M14M6.3M9.7M
注解1：等效方法为1个LE相当于12个ASIC门北京焕代时业电子科技有限公司 MX2xV6-E8产品简介
北京焕代时业电子科技有限公司 MX2xV6-E8产品简介

•PCIExpress(8通道)逻辑验证系统，支持2片Virtex-6LXT/SXTFPGA
-LX240T/LX365T/LX550T
-SX315T/SX475T
-PCIExpress边缘连接/电缆连接
-PCIExpressGen2兼容

•2片Virtex-6LX550T可达到1000万以上ASIC逻辑门
•FPGA片间全LVDS/GTX互联
-LVDS速度600MHz
-LVDS差分对可以被用作两个单端信号，频率约为225MHz
-每对LVDS信号可复用10根信号
-简化逻辑分片难度
-LVDS源时钟同步•2个独立DDR3SODIMMs(250MHz)
-64位数据位宽,250MHz操作
-支持标准SODIMMDDR3内存模组
-每槽地址线/电源支持4GB内存模组
-可替换特殊内存模块(请与焕代时业确认):
•SRAM:QDR,ASYNC,STD,PSRAM
•FLASH
•DRAM:SDR,DDR1,PSRAM,RLDRAM,DDR2
•Mictor,额外互联

•快速方便的FPGA配置
-可通过SD/SDHC,USB,JTAG方式进行配置

•3条独立低偏移全局时钟网络