内容提供者
现代跑步计时器和计时系统.pptx
2024-08-23
10金币
1.5MB
9页
kp****93
实名认证
内容提供者
1/9
2/9
3/9
4/9
5/9
6/9
7/9
8/9
9/9
在线预览结束，喜欢就下载吧，查找使用更方便
相关资料
现代跑步计时器和计时系统.pptx
PPT模板下载：www.1ppt.com/moban/
2024-08-23
10
1.5MB
实验五--计时器和倒计时的系统设计.docx
桂林电子科技大学实验报告2015-2016学年第二学期开课单位海洋信息工程学院适用年级、专业13级电子信息工程课程名称EDA技术与应用主讲教师覃琴实验名称计时器和倒计时器系统设计学号1316030515姓名魏春梅实验五计时器和倒计时的系统设计实验目的掌握用VerilogHDL文本输入法设计计时电路的方法，并听歌电路仿真和硬件验证，进一步了解计时器的功能和特性。掌握用VerilogHDL文本输入法设计倒计时电路的方法，并听歌电路仿真和硬件验证，进一步了解倒计时器的功能和特性。实验原理计时器24小时计时器的电
2024-08-13
10
1.9MB
计时器机芯主体和配有计时功能的计时器.pdf
本发明即使在现有技术认为困难的类型的轮系中也以最小的成本提供构成配有计时功能的计时器的基底单元的计时器机芯主体、以及采用该计时器机芯主体的配有计时功能的计时器。构成配有计时功能的计时器(1)的基底单元(2)的计时器机芯主体(6)包括条盒轮(20)；根据条盒轮的旋转而旋转的中心轮小齿轮(24A)；根据中心轮小齿轮的旋转而旋转的第三轮小齿轮；与中心轮小齿轮(24A)同轴的第四轮小齿轮(36)，其根据所述第三轮小齿轮的旋转而旋转；以及分拨针轮(80)，该分拨针轮在主板(10)的表盘侧与中心轮小齿轮(
2023-10-22
10
1.1MB
基于verilog HDL计时器和倒计时的系统设计.pdf
实验报告2019-2020学年第2学期开课单位电子信息学院适用年级、专业2017级电子信息科学与技术Z课程名称FPGA技术及应用-课内实验主讲教师课程序号BS6222003X3-03课程代码BS6222003X3实验名称计时器和倒计时的系统设计实验学时2学时学号姓名实验五计时器和倒计时的系统设计一、实验目的①掌握用VerilogHDL文本输入法设计计时电路的方法，并通过电路仿真和硬件验证，进一步了解计时器的功能和特性。②掌握用VerilogHDL文本输入法设计倒计时电路的方法，并通过电路仿真和硬件验证，进
2024-08-13
10
1.1MB
用于计时器的导柱轮、计时器和包括该导柱轮的计时器表.pdf
本发明涉及用于计时器的导柱轮(1)，包括：具有多个齿(3)的棘轮(2)，所述齿(3)的形状限定了导柱轮的旋转方向；与导柱轮同轴的上部结构，该上部结构具有大约n≥3阶旋转对称性，该上部结构的周边部分限定了平行于导柱轮的轴线并且基本沿着棘轮(2)的边缘布置的n个导柱(10)，每个导柱包含一外部部分，所述外部部分的剖面的形状基本类似于截三角形，该截三角形具有基本平行于导柱轮的圆周的底边、以及从所述底边朝向导柱轮的内部延伸的被称为前缘的前侧边(12)和被称为后缘的后侧边(13)。所述导柱轮的特征在于，所述剖面是不
2023-10-21
10
857KB