IO接口和总线.ppt

第六章I/O接口和总线学习目的6-1I/O接口2、接口的功能
设置数据缓冲以解决速度不匹配：在CPU与外设之间设置缓冲区，发送方可把数据存放在缓冲区中，接收方再从缓冲区中读取数据。CPU与外设交换数据不必总是联合进行，增加灵活性。
设置电平转换电路：实现TTL电平与外设信号电平之间的转换，例如RS-232
设置信息转换逻辑以满足对各自格式的要求：例如A/D转换器、D/A转换器、总线控制器
设置时序控制电路来同步CPU和外设的工作：设计握手信号（准备好、出错）
提供地址译码电路：多个外设、多个端口的区分。
二、简单的输入输出接口芯片（1）74LS244
双4单向缓冲器，输入端为1A1~1A4、2A1~2A4，输出端为1Y1~1Y4、2Y1~2Y4。
两个使能控制引脚1G、2G，
1G=01Y=1A，1G=11Y与1A之间为高阻态。
2G=02Y=2A，2G=12Y与2A之间为高阻态。2、锁存器74LS373
输出锁存的概念：OE三、I/O端口及其编址方式每个端口存储一个字节数据，地址相邻的两个字节端口可以组成一个字端口，低地址存放地字节，高地址存放高字节。
端口的访问用输入输出指令
IN AL，port IN AX，port
OUT port，AL OUT port，AX
IN AL，DX IN AX，DX
OUT DX，AL OUT DX，AX
访问外设的IN/OUT指令与访问存储器的MOV指令硬件的区别在于：M/IO（对8086）、IO/M（对8088）。2.I/O端口编址方式
CPU通过地址信息区分不同的端口，接口电路中要有地址译码功能。CPU有两种处理端口地址的方法：统一编址、独立编址。
存储器映象编址：
把每个I/O端口当作一个存储器单元，并与存储单元统一编址。
所有访问存储器的指令都可访问I/O端口。
地址译码电路简单，占用存储器地址空间。
例如：MC6800，51系列单片机。I/O独立编址：
把所有I/O端口组成I/O端口空间，与存储器空间相互独立。
用独立的I/O指令访问I/O端口。
地址译码电路复杂，不占用存储器地址空间。
例如：INTEL8088/8086
在8088/8086系统中，I/O端口空间使用低16位地址信号A0~A15，总共64kB，而存储器空间使用20位地址信号，总共1MB。
8086使用M/IO（8088用IO/M）控制信号来区分I/O端口空间与存储器空间。四、CPU与外设间的数据传输方式按键、开关输入接口八段码输出接口(2)条件传送（查询传送）：
一般而言，CPU应该在外设准备好数据以后才读取数据，应该在外设准备好接收数据以后才发送数据。
传送数据前，CPU应该查询外设的当前状态，等到外设准备好以后才开始传送。
除数据端口以外，接口电路还需要另有一个状态端口以存放外设的当前状态，CPU线先读取该端口以判断外设是否准备好。
输入时，数据准备好信号由外设置位，由CPU读数据操作复位。
输出时，忙信号由CPU写操作置位，由外设复位。输入设备查询式输入程序流程图查询式输入程序清单输入设备四、CPU与外设间的数据传输方式（2）DMA工作原理（2）DMA工作原理五、PC机I/O端口地址分配6-2总线2、总线标准
总线标准包括：插座的尺寸、引线数目、引线名称、工作时序、电平范围。
常用系统总线标准
IBMPC机的62芯PC总线。
PC/AT机的AT总线、ISA总线。
高性能PC机的EISA总线。
PCI总线(PeripheralComponentInterconnect)
常用通信总线标准
IEEE-488总线
EIARS-232
EIARS-485二、IBMPC总线二、IBMPC总线思考题：
1、使用74LS138设计系统板上的I/O地址,并且使每个接口芯片内部可以有16个端口数目.
2、用74LS20/30/32和74LS04设计端口地址为380H的只读译码电路

作业:
2,5,6,7,8