基于FPGA的GPS的时钟同步毕业设计.pdf

摘要
本文在综合分析基于GPS的标准定时系统应具备的主要功能和FPGA特点的基础
上，提出了一种基于GPS的标准定时系统设计方案，实现了高精度时间信号和时、
分、秒同步脉冲的输出，时间信息的显示等功能。FPGA作为系统核心提高了数据的
处理速度和同步精度。
本设计采用FPGA作为GPS同步时钟装置的控制和数据处理核心，取代目前应用
较多的以单片机为核心的控制和数据处理单元，在减小系统体积、降低开发和维护成
本以及提高系统稳定性的同时，通过对设计的优化，加快了数据的处理速度，提高了
同步精度，并实现了秒脉冲在GPS失步时的平滑切换，有着重要的应用价值。同时，
基于FPGA的设计也使系统实现了小型化的目标，提高了系统稳定性，并使维护和升
级更加方便。
通过时序仿真和分析验证，基于FPGA的设计方案完全能够满足GPS同步时钟对
于较高的同步精度的要求。FPGA芯片总的逻辑单元占用情况为系统升级预留了较多
的资源。以此设计作为平台，根据不同的应用要求，可以方便地扩展出不同的功能单
元，比如网络授时接口、IRIG-B编码输出等更多形式的输出模块。

关键词：可编程逻辑门阵列、全球定位系统、时钟

I
Abstract

ThecomprehensiveanalysisofthestandardGPS-basedtimingsystemshouldhavethe
mainfunctionsandfeaturesbasedontheFPGA,thispaper,astandardGPS-basedtiming
systemdesigntoachievehigh-precisiontimesignalandthehours,minutes,seconds
synchronizationpulseoutput,thetimeinformationdisplay.FPGAasthecoreofthesystem
improvesthedataprocessingspeedandsynchronizationaccuracy.
ThisdesignusesFPGAdevicesasGPSsynchronizedclockcontrolanddataprocessing
core,moretoreplacethecurrentapplicationasthecoreMCUcontrolanddataprocessingunit,
andreducesystemsize,reducedevelopmentandmaintenancecostsandincreasesystem
stabilityMeanwhile,theoptimizationdesigntospeedupdataprocessingspeed,improvethe
synchronizationaccuracy,andachieveasecondpulseintheGPSwhenthesmooth-step
switch,hasanimportantvalue.Atthesametime,FPGA-baseddesignalsomakesthesystem
toachievethegoalofminiaturization,improvedsystemstability,andtomaintainandupgrade
moreconvenient.
Verifiedbytimingsimulationandanalysis,thedesignofFPGA-basedfullyabletomeet
theGPSsynchronizedclocksynchronizationforhighaccuracyrequirements.FPGAchip,the
logicalunitoftotaloccupancyforthesystemsetasidemoreresourcestoupgrade.Thisdesign
asaplatform,accordingtodifferentapplicationrequirements,youcaneasilyexpandthe
functionsofdifferentunits,suchasnetworktimeserviceinterfaces,IRIG-Bcodeoutput,
moreformsofoutputmodule.

Keywords:FPGA,GPS,clock

II
目录

摘要.....................................................................................