多核DSP芯片TMS320C6678的DDR3接口设计_刘德保.pdf

多核ＤＳＰ芯片ＴＭＳ３２０Ｃ６６７８的ＤＤＲ３接口设计

刘德保１，汪安民２

（１．同方电子科技有限公司研究所，九江３３２００９；２．同方工业有限公司北京研究所）

摘要：多核处理器由于其性能较高，一般用于较复杂的实现功能较多的应用场合，外接高速大容量的ＤＤＲ３是硬件设计
需要解决的关键问题之一。本文以８核ＤＳＰ芯片ＴＭＳ３２０Ｃ６６７８为应用平台，介绍了该处理器外接ＤＤＲ３的设计方法。
文中详细介绍了ＤＤＲ３的硬件接口设计、稳定参考电源设计、复位和上电时序、针对ＤＤＲ３的ＰＣＢ布线设计、ＤＤＲ３的初
始化以及读写ＤＤＲ３的时序和方法。
关键词：多核ＤＳＰ；ＤＤＲ３；接口
中图分类号：ＴＰ３３６文献标识码：Ａ

ＤＤＲ３ＩｎｔｅｒｆａｃｅＢａｓｅｄｏｎＭｕｌｔｉ－ｃｏｒｅＤＳＰＣｈｉｐＴＭＳ３２０Ｃ６６７８

ＬｉｕＤｅｂａｏ１，ＷａｎｇＡｎｍｉｎ２

（１．ＲｅｓｅａｒｃｈｏｆＴｏｎｇｆａｎｇＳｃｉｅｎｃｅａｎｄＴｅｃｈｎｏｌｏｇｙＣｏ．，Ｌｔｄ．，Ｊｉｕｊｉａｎｇ３３２００９，Ｃｈｉｎａ；
２．ＢｅｉｊｉｎｇＲｅｓｅａｒｃｈｏｆＴｏｎｇｆａｎｇＩｎｄｕｓｔｒｉａｌＣｏ．，Ｌｔｄ．）

Ａｂｓｔｒａｃｔ：Ｍｕｌｔｉ－ｃｏｒｅｐｒｏｃｅｓｓｏｒｓｈａｖｅｈｉｇｈｐｅｒｆｏｒｍａｎｃｅ，ｃｏｍｍｏｎｌｙｕｓｅｄｉｎｍｏｒｅｃｏｍｐｌｅｘａｐｐｌｉｃａｔｉｏｎｓｔｏａｃｈｉｅｖｅｍｏｒｅｆｕｎｃｔｉｏｎｓ．Ｔｈｅ
ｐｒｏｃｅｓｓｏｒ，ｅｘｔｅｒｎａｌｈｉｇｈ－ｓｐｅｅｄｌａｒｇｅ－ｃａｐａｃｉｔｙＤＤＲ３ｉｓｏｎｅｔｈｅｏｆｋｅｙｔｅｃｈｎｏｌｏｇｉｅｓｔｈａｔｓｈｏｕｌｄｂｅｓｏｌｖｅｄｉｎｄｅｓｉｇｎｏｆｈａｒｄｗａｒｅ．Ｔｈｅｄｅ－
ｓｉｇｎｔａｋｅｓ８ｃｏｒｅＤＳＰｃｈｉｐｓＴＭＳ３２０ＣＣ６６７８ａｓａｐｐｌｉｃａｔｉｏｎｐｌａｔｆｏｒｍ，ｔｈｅｍｅｔｈｏｄｏｆｐｒｏｃｅｓｓｏｒｅｘｔｅｒｎａｌＤＤＲ３ｉｓｉｎｔｒｏｄｕｃｅｄ．Ｔｈｅｈａｒｄ－
ｗａｒｅｉｎｔｅｒｆａｃｅｄｅｓｉｇｎｏｆＤＤＲ３，ｒｅｆｅｒｅｎｃｅｖｏｌｔａｇｅｄｅｓｉｇｎ，ｒｅｓｅｔａｎｄｐｏｗｅｒｓｅｑｕｅｎｃｅｓａｒｅｉｎｔｒｏｄｕｃｅｄ．ＡｉｍｉｎｇａｔＰＣＢｒｏｕｔｉｎｇｒｕｌｅｓｏｆ
ＤＤＲ３，ＤＤＲ３ｉｎｉｔｉａｌｉｚａｔｉｏｎａｎｄｒｅａｄ／ｗｒｉｔｅＤＤＲ３ｓｅｑｕｅｎｃｅａｎｄｍｅｔｈｏｄｓａｒｅｄｅｓｃｒｉｂｅｄｉｎｄｅｔａｉｌ．

Ｋｅｙｗｏｒｄｓ：ｍｕｌｔｉｃｏｒｅＤＳＰ；ＤＤＲ３；ｉｎｔｅｒｆａｃｅ

芯片，并连接一片ＤＤＲ３芯片作为ＥＣＣ校验芯片。介绍
引言
连接这５片ＤＤＲ３的硬件连接方法和软件设置方法。
随着电子技术水平的发展以及用户对电子设备功能
要求的无限增加，多核处理器是最近发展的高性能处理平１Ｃ６６７８及其结构
台。多核ＤＳＰ（数字信号处理器）是嵌入式设备应用较广Ｃ６６７８是Ｃ６６系列中的８核浮点型ＤＳＰ，每个核最高都
泛的处理器之一。由于多核ＤＳＰ实现功能较多，应用程可以工作在１．２５ＧＨｚ，单核可以提供４０ＧＭＡＣ定点计算或
序较复杂庞大，就需要外接高速大容量的ＲＡＭ来支持程者２０ＧＦＬＯＰ浮点计算能力。Ｃ６６７８的内部结构如图１所示。
序运行。根据需要可以使用ＳＤＲＡＭ、ＤＤＲ２和ＤＤＲ３，
ＤＤＲ３是第三代动态存储设备，其具有较高的读写速度和
较大容量，非常适合多核处理器应用。但其运行速度较
快，对硬件和软件的设计提出更高的要求。
ＴＩ公司推出的ＴＭＳ３２０Ｃ６６７８（以下简称Ｃ６６７８）是一
款功能较强的８核处理器，其具有专门的６４位总线宽度
的ＤＤＲ３接口，其接口满足ＪＥＤＥＣ规定的ＤＤＲ３接口标
准，可以无缝地和８位或者１６位ＤＤＲ３芯片连接。Ｃ６６７８
的ＤＤＲ３接口还额外提供一个８位的ＥＣＣ校验接口，用
于连接校验芯片，校验芯片用于对６４位总线上的ＤＤＲ３
读写数据进行校验和纠错，提高读写准确率。本文以

Ｃ６６７８为应用平台，连接４片容量分别为１Ｇｂ的ＤＤＲ３图１Ｃ６６７８内部结构图

敬请登录网站在线投稿２０１３年第９期５３
Ｃ６６７８的每个核具有３２ＫＢ的程序Ｃａｃｈｅ、３２ＫＢ的址信号；ＤＢＡ［２：０］为字节地址信号。以上硬件信号为共
数据Ｃａｃｈｅ以及５１２ＫＢ的二级Ｃａｃｈｅ。Ｃ６６７８的片内外用信号，每个ＤＤＲ３的这些引脚都和Ｃ６６７８的对应引脚连
设有ＲａｐｉｄＩＯ、ＰＣＩｅ、ＥＭＩＦ、千兆网口以及Ｉ２Ｃ总线等接接在一起。图２中的数据信号和数据页信号用来区别不
口。这些接口通过片内的高速互联总线和各个处理器交同的ＤＤＲ３芯片。
互数据。和多核相关的片内设备有硬件消息器、队列管理由于ＤＤＲ３具有较高的读写速率，为了提高ＤＤＲ３的读
器、包交换ＤＭＡ以及ＥＤＭＡ等模块。这些模块的