内容提供者
基于FPGA的异步FIFO的研究和设计.pdf
2024-08-17
10金币
756KB
5页
as****16
实名认证
内容提供者
1/5
2/5
3/5
4/5
5/5
在线预览结束，喜欢就下载吧，查找使用更方便
相关资料
基于FPGA的异步FIFO的研究和设计.pdf
2024-08-17
10
756KB
基于FPGA的异步FIFO设计与实现.doc
基于FPGA的异步FIFO设计与实现AsynchronousFIFODesignandImplementationBasedonFPGA（1.清华大学电子工程系；2.中国科学院电子学研究所）熊红兵1陈琦2Xiong,HongbingChen,Qi摘要：异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰
2024-08-17
10
170KB
基于fpga的异步fifo设计-学位论文.doc
江苏科技大学本科毕业设计（论文）学院专业学生姓名班级学号指导教师二零壹叁年六月江苏科技大学本科毕业论文基于FPGA的异步FIFO设计AsynchronousFIFOdesignbasedonFPGA江苏科技大学本科毕业设计（论文）PAGE\*MERGEFORMATIII摘要在现代集成电路芯片中，随着设计规模的不断扩大，一个系统往往包含多个时钟，如何进行异步时钟间的数据传输成为了一个很重要的问题。异步FIFO（FirstInFirstOut）是一种先进先出电路，可以在两个不同的时钟系统间进行快速准确的
2024-04-10
10
3.5MB
基于fpga的异步fifo设计-学位论文.doc
江苏科技大学本科毕业设计（论文）学院专业学生姓名班级学号指导教师二零壹叁年六月江苏科技大学本科毕业论文基于FPGA的异步FIFO设计AsynchronousFIFOdesignbasedonFPGA江苏科技大学本科毕业设计（论文）PAGE\*MERGEFORMATIII摘要在现代集成电路芯片中，随着设计规模的不断扩大，一个系统往往包含多个时钟，如何进行异步时钟间的数据传输成为了一个很重要的问题。异步FIFO（FirstInFirstOut）是一种先进先出电路，可以在两个不同的时钟系统间进行快速准确的
2024-04-30
9
3.5MB
基于fpga的异步fifo设计-学位论文.doc
江苏科技大学本科毕业设计（论文）学院专业学生姓名班级学号指导教师二零壹叁年六月江苏科技大学本科毕业论文基于FPGA的异步FIFO设计AsynchronousFIFOdesignbasedonFPGA江苏科技大学本科毕业设计（论文）PAGE\*MERGEFORMATIII摘要在现代集成电路芯片中，随着设计规模的不断扩大，一个系统往往包含多个时钟，如何进行异步时钟间的数据传输成为了一个很重要的问题。异步FIFO（FirstInFirstOut）是一种先进先出电路，可以在两个不同的时钟系统间进行快速准确的
2024-04-10
10
3.5MB