高速DSP与串行AD转换器TLC2558接口的设计.pdf

总第!"卷第##$期电测与仪表%&’(!")&(##$
*++*年第"期,’-./01.2’3-2450-6-7/8974/056-7/2/1&7:-;(*++*

高速#$%与串行&’#转换器
()*+!!,接口的设计
欧阳兵，吕艳萍，骆德昌，叶菁
（武汉大学电气工程学院，武汉#!++<*）

摘要：根据高速定点=:>芯片?3:!*+@*+A的特点，提出了使用串行BC=转换器
?DE*FFG作为=:>系统的模拟量输入部分，解决了以往基于并行数据传输的BC=转换
器不能与高速=:>进行很好配合的问题。在此基础上设计了=:>与串行BC=转换器连
接的硬件电路，并就BC=转换的软件设计时应注意的问题进行了探讨。
关键词：串行通信；BC=转换；=:>；同步串行口
中图分类号：?>!!FH($文献标识码：I文章编号：$++$J$!"+（*++*）+"J++F+J+!

#-./0123/14-5367-8-49--1:/0:.;--<#$%
61<.-5/6=&’#721>-54-5()*+!!,

K5L27MI17M，D5N27;17M，D5&=-.O27M，N-P17M
QE&’’-M-&R,’-./01.2’,7M17--017MST5O27U71V-041/L，T5O27#!++<*，EO172W

&8.45674：?O14;2;-0;5/R&0X20Y26-/O&Y/O2/54-4-012’BC=.&7V-0/-0?DE*FFG24
272’&M41M72’417;5/&R=:>4L4/-6.&741Y-017M/O-.O202./-014/1.&RO1MO4;--YR1ZJ
;&17/=1M1/2’:1M72’>0&.-44&0?3:!*+@*+A(9/4&’V-4/O-;0&[’-6/O2/;202’’-’J[24-YY2\
/2/027461441&7.277&/.&&;-02/-X1/O=:>4L4/-64(K7/O14[2414S2O20YX20-.10.51/
14Y-41M7-Y(B//O-426-/16-S4&6-;0&[’-6417BC=.&7V-041&7;0&M026Y-41M720-
Y14.544-Y(
?-@925<.：4-012’.&66571.2/1&74；BC=.&7V-0/；=:>；4L7.O0&7&544-012’;&0/Q::>W

"引言外围设备和片内存储器。当采用*+3]^晶振作为时
自从=:>芯片诞生以来，由于与单片机相比具钟源时，它的主时钟周期为F+74。@*+A芯片具有一
有运算速度更快、功能更强的特点，使=:>在工业个同步串行口，它能提供与编译码器、串行BC=转
控制领域的应用越来越广泛。随着=:>芯片应用的换器等串行器件的直接通信。在*+3]^的时钟下，
普及，=:>处理速度快的特点使它在与普通BC=转发送和接收操作的最大传输速率是$+3[1/C4，并有
换器接口时遇上了困难，使普通的以并行接口传输四级深度的发送和接收@9@K缓冲器，在与同步串
数据的BC=转换器与=:>接口时出现读数不可靠行口相关的引脚中，=_为发送串行数据引脚；@:_
的问题。为此需要利用=:>芯片的其他接口资源作是帧同步信号，用来启动传送（数据帧的开始）；
为BC=转换数据的输入。ED‘_为发送时钟信号，以定时进行位传送。同步串
A芯片简介行口接收部分对应的引脚相应为=a、@:a和
$($?3:!*+@*+AED‘a。
?3:!*+@*+A是?9公司?3:!*+E*ZZ系列$A$(*?DE*FFG
位高速定点=:>芯片，具有先进的哈佛结构、流水?DE*FFG也是?9公司生产的高性能$*位串行
线操作和高度专业化的指令系统，并且集成了片内模数转换器，共有G路模拟通道，最大采样率为
J!"J
总第!"卷第##$期电测与仪表%&’(!")&(##$
*++*年第"期,’-./01.2’3-2450-6-7/8974/056-7/2/1&7:-;(*++*

#++A4;4，自带有@级B9BC，输入模拟量电压在+D#硬件设计
?%之间。<=>*??@的内部结构原理如图$所示。由在分析了B*+N同步串行口和串行EFG转换器
图$可见，<=>*??@由控制逻辑电路、EFG转换器、<=>*??@外接信号的特点后，可以利用<=>*??@能
多路转换开关和采样F保持器、参考电压、B9BC、配与B*+N的同步串行口进行无缝连接的特点，在
置寄存器（>BH）和命令寄存器（>3H）等部分构成。B*+N的同步时钟信号的作用下完成EFG转换数据
配置寄存器（>BH）用来设定<=>*??@的工作方式，的传输。图*是B*+N的同步串行口与<=>*??@的
它和外部的控制信号一起可以有效的控制芯片的工硬件接口原理，图中EFG转