实验6 数码管译码驱动电路的设计(解答).doc

实验6数码管译码驱动电路的并行语句设计

实验目的
了解7段数码管的驱动方式，设计数码管驱动电路，输入一位整数，把整数译码，通过数码管显示；
利用并行信号选择语句设计数码管驱动电路；

实验要求
译码模块
data
data_out
num1
输入模块
num2
num3
num4
1．数码管译码驱动电路可分为输入模块和译码模块两部分，电路系统结构图如下：

四个按键与电路的输入端口num1、num2、num3、num4相连，可向电路输入一个整数data。
译码模块对整数data进行译码产生7位译码信号data_out，驱动数码管显示整数的数值。

实验步骤
1．根据实验电路的要求，请写出电路的硬件框图。

2．根据硬件框图和电路要求，可以定义输入和输出端口。
端口名工作模式数据类型num1INBITnum2INBITnum3INBITnum4INBITdata_outOUTBIT_VECTOR(6DOWNTO0)

3．因此可以写出电路的实体为：
ENTITYsmgIS
PORT(num1,num2,num3,num4:INBIT;
data_out:OUTBIT_VECTOR(6DOWNTO0));
ENDsmg;

在结构体中定义一个整数类型的信号data,定义一个4位的矢量类型的信号t。
输入模块的设计：
当num1、num2、num3、num4为不同取值时，data为不同结果。如下表所示：
num1num2num3num4datanum1num2num3num4data‘0’‘0’‘0’‘0’0‘1’‘0’‘1’‘0’5‘1’‘0’‘0’‘0’1‘0’‘1’‘1’‘0’6‘0’‘1’‘0’‘0’2‘1’‘1’‘1’‘0’7‘1’‘1’‘0’‘0’3‘0’‘0’‘0’‘1’8‘0’‘0’‘1’‘0’4‘1’‘0’‘0’‘1’9t为num1、num2、num3、num4的并置，利用并行信号赋值语句可以表示为
_t<=num4&num3&num2&num1。
根据num1、num2、num3、num4与data的关系，请用选择信号赋值语句，描述t为不同取值时，data的取值：
t<=num4&num3&num2&num1;
WITHtSELECT
data<=0WHEN"0000",
1WHEN"0001",
2WHEN"0010",
3WHEN"0011",
4WHEN"0100",
5WHEN"0101",
6WHEN"0110",
7WHEN"0111",
8WHEN"1000",
9WHENOTHERS;

数码管驱动码对照表为：
整数驱动码(g、f、e、d、c、b、a)整数驱动码(g、f、e、d、c、b、a)00111111511011011000011061111101210110117000011131001111811111114110011091101111
利用并行信号选择赋值语句设计数码管驱动电路:
根据驱动码对照表，请用选择信号赋值语句，把相应的驱动码赋给驱动信号data_out:
WITHdataSELECT
data_out<="0111111"WHEN0,
"0000110"WHEN1,
"1011011"WHEN2,
"1001111"WHEN3,
"1100110"WHEN4,
"1101101"WHEN5,
"1111101"WHEN6,
"0000111"WHEN7,
"1111111"WHEN8,
"1101111"WHEN9;

结合输入模块代码，整个结构体程序为：
ARCHITECTUREbehavOFsmgIS
SIGNALdata:INTEGERRANGE0TO9;
SIGNALt:BIT_VECTOR(3DOWNTO0);
BEGIN
t<=num4&num3&num2&num1;
WITHtSELECT
data<=0WHEN"0000",
1WHEN"0001",
2WHEN"0010",
3WHEN"0011",
4WHEN"0100",
5WHEN"0101",
6WHEN"0110",
7WHEN"0111",
8WHEN"1000",
9WHENOTHERS;

WITHdataSELECT
data_out<="0111111"WHEN0,
"0000110"WHEN1,
"1011011"WHEN2,
"1001111"WHEN3,
"1100110"WHEN4,
"1101101"WHEN5,
"1111101"WHEN6,
"0000111"WHEN7,
"1111111"WHE