计算机组成原理(白中英)第3章存储系统.ppt

计算机组成原理第一章计算机系统概论
第二章运算方法和运算器
第三章存储系统
第四章指令系统
第五章中央处理器
第六章总线系统
第七章外围设备
第八章输入输出系统
第九章并行组织教材
白中英，计算机组成原理·网络版，科学出版社，2002
参考书
石磊，计算机组成原理·第2版,清华大学出版社，2006
钱晓捷，微型计算机原理及应用,清华大学出版社，2006
王爱英,计算机组成与结构·第3版,清华大学出版社，2001
白中英邝坚，计算机组织与结构·网络版，科学出版社，20033.1存储器概述
3.2随机读写存储器
3.3只读存储器和闪速存储器
3.4高速存储器
3.5cache存储器
3.6虚拟存储器
3.7存储保护3.1存储器概述3.1.1存储器分类3.1.2存储器的分级结构存储访问的局部性原理3.1.3主存储器的技术指标3.2随机读写存储器3.2.1SRAM存储器SRAM的控制信号静态MOS存储器六管SRAM存储元电路图静态MOS存储器静态MOS存储器静态MOS存储器静态MOS存储器静态MOS存储器静态MOS存储器静态MOS存储器静态MOS存储器静态MOS存储器静态MOS存储器CPU对存储器进行读/写操作，首先由地址总线给出地址信号，然后要对存储器发出读操作或写操作的控制信号，最后在数据总线上进行信息交流。所以，存储器与CPU之间，要完成:
①地址线的连接；
②数据线的连接；
③控制线的连接。
存储器芯片的容量是有限的,为了满足实际存储器的容量要求，需要对存储器进行扩展。8K×1位扩展组成的8K×8RAM
A15
A14

CPU

A0

A13

WE

D0~D7字位同时扩展：2114存储芯片1K×4扩展成2K×8存储器存储器系统的存储容量：M×N位
使用芯片的存储容量：L×K位(L≤M，K≤N)
需要存储器芯片个数：(M×N)/(L×K)
[例]：利用2K×4位的存储芯片，组成16K×8位的存储器，共需要多少块芯片？
[解]：（16K×8）/（2K×4）＝8×2＝16
即：共需16块芯片。(既需要位扩展，又需要字扩展）
[又例]：利用1K×4位的存储芯片，组成2K×8位的存储器，共需要芯片数：
（2K×8）/（1K×4）=2×2=4计算机是一个有严格时序控制要求的机器。与CPU连接时,CPU的控制信号与存储器的读、写周期之间的配合问题是非常重要的。
注意:读出时间与读周期是两个不同的概念。
读出时间：是指从CPU给出有效地址开始，到外部数据总线上稳定地出现所读出的数据信息所经历的时间。
读周期时间：则是指对存储片进行两次连续读操作时所必须间隔的时间。
显然总有：读周期≥读出时间AA3.2.2DRAM动态MOS存储器动态MOS存储器动态MOS存储器动态MOS存储器动态MOS存储器动态MOS存储器单管存储元电路和四管存储元电路对比DRAM的刷新（Refresh）刷新周期
从上次对整个存储器刷新结束时刻，到本次对整个存储器完成全部刷新一遍为止的时间间隔
一般为2ms，4ms或8ms
刷新方式
集中式
分散式
异步式3872周期(1936μs)把一个存储周期分为两半，前半段时间用来读/写操作或维持信息，后半段时间作为刷新操作时间
加长了系统周期，刷新过于频繁前两种方式的结合，把刷新操作平均分散到整个刷新周期（PC机采用的刷新方式）
例如：将6116芯片在2ms内分散地把128行刷新一遍
2000s÷128=15.625s15.5s
即每隔15.5s刷新一行说明1M×1位(＝512×2048)DRAM芯片的刷新方法，刷新周期定为8msDRAM存储器的刷新需要有硬件电路的支持，包括刷新计数器、刷新/访存裁决、刷新控制逻辑等。这些控制线路形成DRAM控制器。
ROM芯片的类型FlashMemory（闪速存储器）
新型的电擦除可编程ROM
快速擦除整片或数据块
闪速存储器是在EPROM功能基础上增加了芯片的电擦除和重新编程能力
闪速存储器特点：
廉价的高密度
可直接执行
固态性能

加速CPU与存储器之间有效传输的措施3.4高速存储器3.4.2多模块存储器3.4.2多模块存储器交叉方式多模块存储器3.4.3相联存储器检索寄存器：用来存放检索字。
屏蔽寄存器：用来存放屏蔽码。
符合寄存器：用来存放按检索项内容检索存储体中与之符合的单元地址。
比较线路：把检索项和从存储体中读出的所有单元内容的相应位进行比较，如果有某个存储单元和检索项符合，就把符合寄存器的相应位置“1”，表示该字已被检索。
代码寄存器：用来存放存储体中读出的代码，或者存放向存储体中写入的代码。
存储体：由高速半导体存储器构成，以求快速存取。3.5Cache存储器3.5.1Cache基本原理Cache的读操作Cache的工作原理Cache的命中率设r=tm/