计算机接口技术 第9章.ppt

第9章微机系统的总线技术9.1 总线概述9.1 总线概述二、三类总线
片总线：元件级总线，芯片总线，是微处理器芯片内部引出的总线，它是用微处理器构成一个部件（如CPU插件）或是一个很小的系统时，信息传输的通路。
内总线：系统总线、板级总线、微机总线，是用于微机系统中各插件之间信息传输的通路。
外总线：通信总线，是微机系统之间，或是微机系统与其他系统（仪器、仪表、控制装置）之间信息传输的通路。 三、片总线的作用
片总线包括地址总线、数据总线和控制总线，了解这三组总线的具体组成、用途及相互关系，对于解决微机系统的应用和接口问题十分重要。三组总线的分析见教材P363。
四、总线标准
总线标准是国际公布或推荐的互连各个模块的标准。它是把各种不同模块组成计算机系统(或计算机应用系统)时必须遵守的规范。 总线标准为计算机(或计算机应用系统)中各个模块的互连接提供一个标准界面。该界面对界面两侧的模块而言都是透明的，界面的任一方只需根据总线标准的要求来实现接口的功能，而不必考虑另一方的接口方式。
采用总线标准为计算机接口的软硬件设计提供方便。
使硬件接口芯片设计相对独立，为接口软件的模块的设计带来方便。
总线标准包括∶
机械结构规范；
功能规范；
电气规范。 9.1.2 总线的负载能力
负载能力即驱动能力，指总线上接上负载(接口设备)后必须不影响总线输入/输出的逻辑电平，以流过负载的电流大小表示。
总线输出信号的情况
1. 输出低电平：要吸收电流(由负载流入信号源)以IOL表示。负载能力指：吸收规定电流后，仍保持逻辑低电平；
2. 输出高电平：要流出电流(由信号源流向负载的输出电流)以IOH表示。当输出电流超过规定值时，输出逻辑电平会降低。负载能力指：输出电流达规定电流后仍保持逻辑高电平。 总线输入信号情况∶
1. 输入低电平∶总线向插件板灌入电流以IIL表示。
负载能力是指∶灌入规定电流后，仍保持输入低电平。
2. 输入高电平∶插件板向总线输入电流以IIH表示。
负载能力是指∶输入规定电流后，仍保持高电平。
负载能力以保持高、低电平在阈值范围内的最大电流表示之。
注意∶对总线而言，流入为“+”；流出为“-”。
当总线上所接负载超过负载能力时(即超过规定电流IOL/IOH/IIL/IIH)必须在总线和负载之间加接“缓冲器(Buffer)”或“驱动器(Driver)”。 9.1.3总线仲裁概述(busarbitration)
1.总线主设备(总线主控器)(busmaster)
具有控制总线能力的模块，通常是CPU或以CPU为中心的逻辑模块;在获得总线控制权之后能启动数据信息的传输。
所谓启动即发出地址信息以及相应的控制信息给要进行信息传输的设备，使其按主设备的要求进行信息传输。
2.总线从设备(总线受控器)(busslave)
能对总线上的数据请求(即主设备发出的地址信息和控制信息)作出相应，但本身不具备总线控制能力的模块。
所谓总线控制能力是指，能发出地址信息、控制信息以启动总线上的数据传输。 3.总线仲裁
总线仲裁是在多处理机环境中提出来的。
多处理机中，每个处理机都可作为总线主设备。都要共享系统中的资源(总线也是一种重要的公共资源)。
多个主设备必须通过系统总线才能访问其他资源。每个主设备都会随即地提出对总线控制使用的要求，这样就可能发生总线竞争现象。
为了防止主设备同时控制总线，就要在总线上设立一个处理上述总线竞争的机构，按优先级次序，合理地分配资源，此即总线仲裁问题。 4.总线仲裁器
用硬件来实现总线分配的逻辑电路称为总线仲裁器(BusArbiter)。
总线仲裁器的任务是：
响应总线请求；
通过分配过程的正确控制达到最佳使用总线。
在单处理机系统中，如果系统中接有DMA控制器，处理器就有了总线使用的竞争者，也必须有相应的总线仲裁器。由于这种系统比较简单，几乎所有的微处理器芯片中都包含有这种仲裁机构—一般总是将DMAC的总线请求安排成较高的优先级。 5.总线通信协议
总线通信协议主要是解决信息传输的开始和结束问题，是实现总线仲裁和信息传送的手段。二种通信协议为：
⑴同步总线协议
总线上各模块通过总线进行信息传送时，用一个公共的时钟信号进行同步，作为信息传输起止的控制信号。
各模块何时发送或接收信息都由统一的时钟规定，在通信中不需要附加时间标志或应答信号。
⑵异步总线协议
允许总线上的各模块有各自的时钟，在模块之间进行通信时没有公共的时间标准，而是靠发送时同时发出该部件的时间标志信号，或由应答方式来进行。 全互锁异步通信方式

发送模块将“DATA”(数据)送到总线上；
延