电子系统设计——第4章数字系统设计(讲稿).ppt

本章学习的意义和方法Altera公司器件系列简介Altera公司器件性能对照表1、MAX7128开发板的设计及应用可完成以下实验内容：（1）核心电路（包括复位和时钟电路）原理图（2）电源电路（3）LED灯电路VHDL源代码：跑马灯VHDL源代码：跑马灯（4）8段数码管电路数码管显示方法可分为静态显示和动态显示两种。静态显示就是每个数码管的8段输入各自分开，其COM口电平一直有效。它的优点是控制方便，显示稳定，但要占用较多的I/O口。
动态显示的原理是：各个数码管的段输入相应位接在一起，共同占用8位数据线；公共端分开，利用扫描和人视觉上的短暂停留性，依次给出各个数码管COM端使能信号，并同时给出各数码管的数据。它的优点是占用I/O口少，但控制较静态显示复杂。一般在数码管较多的情况下都采用动态显示。VHDL源代码：7段数码管VHDL源代码：7段数码管VHDL源代码：7段数码管（5）矩阵键盘电路VHDL源代码：矩阵键盘VHDL源代码：矩阵键盘VHDL源代码：矩阵键盘VHDL源代码：矩阵键盘（6）拨码开关（7）蜂鸣器（8）I2C接口的E2PROMAT24C02I2C总线最主要的优点是其简单性和有效性。由于接口直接在组件之上，因此I2C总线占用的空间非常小，减少了电路板的空间和芯片管脚的数量，降低了互联成本。
总线的长度可高达25英尺，并且能够以10Kbps的最大传输速率支持40个组件。
I2C总线的另一个优点是，它支持多主控(multimastering)，其中任何能够进行发送和接收的设备都可以成为主总线。一个主控能够控制信号的传输和时钟频率。当然，在任何时间点上只能有一个主控。I2C总线在传送数据过程中共有四种类型信号，它们分别是：开始信号、结束信号、应答信号和数据信号。
开始信号：SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据。
结束信号：SCL为高电平时，SDA由低电平向高电平跳变，结束传送数据。
应答信号：接收数据的IC在接收到8bit数据后，向发送数据的IC发出特定的低电平脉冲，表示已收到数据。控制单元向受控单元发出一个信号后，等待受控单元发出一个应答信号，控制单元接收到应答信号后，根据实际情况作出是否继续传递信号的判断。若未收到应答信号，可判断为受控单元出现故障。
数据信号和应答信号都必须在SCL为低电平时变化，在SCL为高电平时保持数据稳定。（9）RS232电路（10）LCD接口电路（11）并口下载器电路VHDL基本结构简单归纳VHDL基本结构简单归纳VHDL时序电路的描述VHDL基本语句归纳VHDL基本语句归纳VHDL基本语句归纳VHDL基本语句归纳VHDL基本语句归纳2、EP1K30TC144实验开发装置取下TMS320VC54xDSP开发板即可进行独立的FPGA实验FPGA实验开发系统资源介绍
系统的各功能模块硬件单元及使用说明2、FPGA的配置芯片----EPC2LC20EPC2LC20的JTAG编程电路原理图FPGA芯片和EPC2配置芯片的操作说明3、开关量输入输出模块4、流水灯电路原理图5、拨码开关电路原理图6、数码管显示模块数码显示模块的电路原理图7、键盘模块键盘模块的电路原理图8、频率源模块频率源模块电路原理图9、A/D和D/A转换模块A/D和D/A转换模块电路原理图10、接口模块接口模块电路原理图11、液晶接口模块液晶接口模块电路原理图12、板载信号源模块13、虚拟仪器模块虚拟仪器操作说明补充设计实例：数字钟设计多功能数字钟的系统框图方案采用层化次设计方法，在顶层将系统分为
60进制秒计时模块、60进制分计时模块、24进
制小时计时模块、整点报警模块、数码管段码
位码输出模块和数码管译码显示模块，各模块
均为底层的VHDL文件，经过打包转换成的元件
符号调用而来。顶层电路原理图（1）顶层电路原理图（2）60进制秒计数器程序60进制分计数器程序24进制小时计数器程序整点报警模块程序数码管段码、位码输出程序数码管译码、显示模块程序参考设计数字钟效果3、EP3C5E144实验开发板介绍开发板配置带中文字库液晶显示器工作情况不带中文字库液晶显示器工作情况等精度频率计设计框架FPGA内部设计（利用单片机IP核）设计实例：信号采样与频谱分析演示信号采集与频谱分析电路模块图上位机软件演示