预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共17页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

1引言 随着EDA技术的进展,基于可编程的数字电子系统设计的完整方案越来越受到人 们的重视。与利用微处理器(CPU或MCU)来实现乐曲演奏相比,以纯硬件完成乐曲演 奏电路的逻辑要复杂得多,如果不借助于功能强大的EDA工具和硬件描述语言,仅凭 传统的数字逻辑技术,即使最简单的演奏电路也难以实现。如何使用EDA工具设计电 子系统是人们普遍关心的问题。本课程设计主要是采用FPGA器件驱动小扬声器构成一 个乐曲演奏电路,FPGA器件选择Altera的EPF10K10,在MAX+plusⅡ的EDA软件 平台上,实现了乐曲演奏电路的设计。 1.1课程设计的目的 本课程设计主要是基于VerilogHDL设计乐曲演奏电路,系统实现是用硬件描述语 言VerilogHDL按分频控制的方式进行设计,然后进行编程、时序仿真、电路功能验证, 奏出美妙的乐曲。该设计的目的在于加深对EDA技术的理解,掌握乐曲演奏电路的工 作原理,了解怎样控制音调的高低变化和音长,从而完成乐曲的自动循环演奏。 1.2课程设计的要求 本课程设计中由于每一个音调对应不同的频率,从而输出对应频率的声音。因此本 设计要求通过控制输出到扬声器的激励信号频率的高低和持续的时间,从而使扬声器发 出连续的乐曲声,且当乐曲演奏完成时,保证能自动从头开始演奏。 1.3设计平台 MAX+plusⅡ是美国Altera公司的一种EDA软件,用于开发CPLD和FPGA进行数 字系统的设计。 2应用工具介绍 作为当今最流行的计算机软件系统,EDA技术是以计算机为工作平台,融合了应用 电子技术、计算机技术、信息处理及智能化技术的最新成果,进行电子产品的自动设计。 EDA可提供文本输入以及图形编辑的方法将设计者的意图用程序或者图形方式表达出 来,而我们经常用到的VHDL语言便是用于编写源程序所需的最常见的硬件描述语言 (HDL)之一。 2.1EDA技术介绍 EDA是电子设计自动化(ElectronicDesignAutomation)的缩写,在20世纪90年代 初从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅 助工程(CAE)的概念发展而来。EDA技术是在电子CAD技术基础上发展起来的计算机软件 系统,是指以计算机为工作平台,融合了应用电子技术、计算机技术、信息处理及智能 化技术的最新成果,进行电子产品的自动设计[1]。 EDA技术就是以计算机为工具,设计者在EDA软件平台上,用硬件描述语言HDL完成设 计文件,然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和 仿真,直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。典型的EDA工 具中必须包含两个特殊的软件包,即综合器和适配器。综合器的功能就是将设计者在EDA 平台上完成的针对某个系统项目的HDL、原理图或状态图形描述,针对给定的硬件系统 组件,进行编译、优化、转换和综合,最终获得我们欲实现功能的描述文件。综合器在 工作前,必须给定所要实现的硬件结构参数,它的功能就是将软件描述与给定的硬件结 构用一定的方式联系起来。也就是说,综合器是软件描述与硬件实现的一座桥梁。综合 过程就是将电路的高级语言描述转换低级的、可与目标器件FPGA/CPLD相映射的网表文 件。 在今天,EDA技术已经成为电子设计的普遍工具,无论设计芯片还是设计系统,没 有EDA工具的支持,都是难以完成的。EDA工具已经成为设计师必不可少的武器,起着 越来越重要的作用。从目前的EDA技术来看,其发展趋势是政府重视、使用普及、应用 广泛、工具多样、软件功能强大。EDA技术发展迅猛,完全可以用日新月异来描述。EDA 技术的应用广泛,现在已涉及到各行各业。EDA水平不断提高,设计工具趋于完美的地 步。 2.2VerilogHDL语言介绍 VerilogHDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计 层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子 数字系统之间。数字系统能够按层次描述,并可在相同描述中显式地进行时序建模[2]。 作为一种通用化的硬件描述语言,VerilogHDL语言具有下述描述能力:设计的行为特 性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波 形产生机制。所有这些都使用同一种建模语言。此外,VerilogHDL语言提供了编程语 言接口,通过该接口可以在模拟、验证期间从设计外部访问设计,包括模拟的具体控制 和运行[3]。 VerilogHDL语言不仅定义了语法,而且对每个语法结构都定义了清晰的模拟、仿 真语义。因此,用这种语言编写的模型能够使用Verilog仿真器进行验证。语言