一种FPGA资源分配方法、装置、设备及可读存储介质.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113703976A(43)申请公布日2021.11.26(21)申请号202110997998.7(22)申请日2021.08.27(71)申请人苏州浪潮智能科技有限公司地址215100江苏省苏州市吴中区吴中经济开发区郭巷街道官浦路1号9幢(72)发明人张德闪牟奇刘伟(74)专利代理机构北京集佳知识产权代理有限公司11227代理人侯珊(51)Int.Cl.G06F9/50(2006.01)G06F16/242(2019.01)G06F16/28(2019.01)权利要求书2页说明书10页附图4页(54)发明名称一种FPGA资源分配方法、装置、设备及可读存储介质(57)摘要本发明公开了一种FPGA资源分配方法，包括：对接收到的FPGA资源分配请求进行解析，得到待加载的目标算法比特流；获取目标算法比特流的目标算法标识信息；从预设算法信息表中查找目标算法标识信息对应的目标静态部分标识信息；从预设FPGA加速卡资源表中查找目标静态部分标识信息对应的目标FPGA加速卡标识信息；将目标算法比特流加载至目标FPGA加速卡标识信息对应的目标FPGA加速卡。本发明实现了应用算法与FPGA资源之间的解绑，能够对FPGA资源进行自由分配，使得FPGA资源得到充分利用。本发明还公开了一种FPGA资源分配装置、设备及存储介质，具有相应技术效果。CN113703976ACN113703976A权利要求书1/2页1.一种FPGA资源分配方法，其特征在于，包括：对接收到的FPGA资源分配请求进行解析，得到待加载的目标算法比特流；获取所述目标算法比特流的目标算法标识信息；从预设算法信息表中查找所述目标算法标识信息对应的目标静态部分标识信息；其中，所述预设算法信息表中存储有各算法标识信息与各静态部分标识信息之间的对应关系；从预设FPGA加速卡资源表中查找所述目标静态部分标识信息对应的目标FPGA加速卡标识信息；其中，所述预设FPGA加速卡资源表中存储有各所述静态部分标识信息和各FPGA加速卡标识信息之间的对应关系；将所述目标算法比特流加载至所述目标FPGA加速卡标识信息对应的目标FPGA加速卡。2.根据权利要求1所述的FPGA资源分配方法，其特征在于，将所述目标算法比特流加载至所述目标FPGA加速卡标识信息对应的目标FPGA加速卡，包括：判断所述目标FPGA加速卡标识信息对应的目标FPGA加速卡是否处于空闲状态；若是，则执行所述将所述目标算法比特流加载至所述目标FPGA加速卡标识信息对应的目标FPGA加速卡的步骤；若否，则输出目标FPGA加速卡已占用提示信息。3.根据权利要求2所述的FPGA资源分配方法，其特征在于，将所述目标算法比特流加载至所述目标FPGA加速卡标识信息对应的目标FPGA加速卡，包括：当处于空闲状态的目标FPGA加速卡的个数为多个时，分别获取各所述目标FPGA加速卡的使用频率；对各所述使用频率进行高低排序，得到频率排序结果；根据所述频率排序结果选取使用频率最低的目标FPGA加速卡；将所述目标算法比特流加载至所述目标FPGA加速卡标识信息对应的所述使用频率最低的目标FPGA加速卡。4.根据权利要求1至3任一项所述的FPGA资源分配方法，其特征在于，对接收到的FPGA资源分配请求进行解析，得到待加载的目标算法比特流，包括：对接收到的FPGA资源分配请求进行解析，得到待资源分配的目标应用业务；获取所述目标应用业务对应的目标算法比特流。5.根据权利要求4所述的FPGA资源分配方法，其特征在于，在将所述目标算法比特流加载至所述目标FPGA加速卡标识信息对应的目标FPGA加速卡之后，还包括：利用所述目标FPGA加速卡执行所述目标应用业务。6.根据权利要求5所述的FPGA资源分配方法，其特征在于，在将所述目标算法比特流加载至所述目标FPGA加速卡标识信息对应的目标FPGA加速卡之后，还包括：将所述目标FPGA加速卡设置为已占用状态。7.根据权利要求6所述的FPGA资源分配方法，其特征在于，在将所述目标FPGA加速卡设置为已占用状态之后，还包括：判断所述目标FPGA加速卡是否对所述目标应用业务执行完成；若是，则将所述目标FPGA加速卡设置为空闲状态。8.一种FPGA资源分配装置，其特征在于，包括：2CN113703976A权利要求书2/2页请求解析模块，用于对接收到的FPGA资源分配请求进行解析，得到待加载的目标算法比特流；算法标识获取模块，用于获取所述目标算法比特流的目标算法标识信息；静态标识获取模块，用于从预设算法信息表中查找所述目标算法标识信息对应的目标静态部分标识信息；其中，所述预设算法信息表中存储有各算法标识信息与各静态部分标识信息之间的对应关系；加速卡标识获取模块，用于