用于经融合的乘加的系统、装置和方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113885833A(43)申请公布日2022.01.04(21)申请号202111331383.7(51)Int.Cl.(22)申请日2016.10.20G06F7/544(2006.01)G06F9/30(2006.01)(62)分案原申请数据201680089435.52016.10.20(71)申请人英特尔公司地址美国加利福尼亚州(72)发明人R.瓦伦丁G.利夫钦P.马吉切尔M.J.查尼E.奥尔德-艾哈迈德-瓦尔J.科巴尔M.B.格卡尔Z.斯珀伯S.鲁巴诺维奇A.格拉德斯坦(74)专利代理机构上海专利商标事务所有限公司31100代理人李炜黄嵩泉权利要求书14页说明书29页附图28页(54)发明名称用于经融合的乘加的系统、装置和方法(57)摘要本申请公开了用于经融合的乘加的系统、装置和方法。在一些实施例中，第一和第二紧缩数据源操作数的紧缩数据元素具有与第三紧缩数据操作数的紧缩数据元素的第二大小不同的第一大小。执行电路执行经解码的单个指令，用以为目的地操作数的每个紧缩数据元素定位履行：来自第一和第二紧缩数据源的、与第三紧缩数据源的紧缩数据元素定位相对应的M个N大小的紧缩数据元素的乘法，将来自这些乘法的结果加到第三紧缩数据源的紧缩数据元素定位的全大小紧缩数据元素，并且将加法结果存储在与第三紧缩数据源的紧缩数据元素定位相对应的紧缩数据元素定位目的地中，其中M等于全大小紧缩数据元素除以N。CN113885833ACN113885833A权利要求书1/14页1.一种装置，包括：解码器逻辑，配置成用于对单条指令解码，所述单条指令具有操作码、用于表示紧缩数据源/目的地操作数的第一字段、用于表示第一紧缩数据源操作数的第二字段、以及用于表示第二紧缩数据源操作数的第三字段，其中，所述第一紧缩数据源操作数和所述第二紧缩数据源操作数的紧缩数据元素具有第一尺寸，并且所述紧缩数据源/目的地操作数的紧缩数据元素具有比所述第一尺寸大的第二尺寸；寄存器堆，所述寄存器堆具有用于存储所述紧缩数据源/目的地操作数、所述第一紧缩数据源操作数和所述第二紧缩数据源操作数中的一个或多个的多个紧缩数据寄存器；以及执行逻辑，耦合至所述解码器逻辑和所述寄存器堆，其中，响应于经解码的单条指令，所述执行逻辑根据所述单条指令的所述操作码、针对所述紧缩数据源/目的地操作数的每个紧缩数据元素位置被配置成用于：对来自所述第一紧缩数据源操作数的对应紧缩数据元素位置的多个紧缩数据字节进行符号扩展；对来自所述第二紧缩数据源操作数的对应紧缩数据元素位置的多个紧缩数据字节进行零扩展；将来自所述第一紧缩数据源操作数的经符号扩展的多个紧缩数据字节中的每一个与来自所述第二紧缩数据源操作数的经零扩展的多个紧缩数据字节中的对应的一个相乘，以产生多个结果；将所述多个结果与所述紧缩数据源/目的地操作数的对应紧缩数据元素位置的、具有所述第二尺寸的紧缩数据元素相加，以产生加法结果；以及将所述加法结果存储在所述紧缩数据源/目的地操作数的所述对应紧缩数据元素位置中。2.如权利要求1所述的装置，其中，所述执行逻辑配置成用于抑制存储器故障。3.如权利要求1或2所述的装置，其中，当所述单条指令进一步包括用于写掩码的另一字段时，所述执行逻辑用于执行合并操作。4.如权利要求1至3中的任一项所述的装置，其中，所述执行逻辑配置成用于对来自所述第一紧缩数据源操作数的多个紧缩数据字节进行符号扩展，来自所述第一紧缩数据源操作数的多个紧缩数据字节包括有符号字节。5.如权利要求1至4中的任一项所述的装置，其中，所述执行逻辑配置成用于对来自所述第二紧缩数据源操作数的多个紧缩数据字节进行零扩展，来自所述第二紧缩数据源操作数的多个紧缩数据字节包括无符号字节。6.如权利要求1至5中的任一项所述的装置，其中，当所述紧缩数据源/目的地操作数的宽度为128位时，所述执行逻辑配置成用于执行所述乘法、所述加法和所述存储的4次迭代。7.如权利要求1至6中的任一项所述的装置，其中，当所述紧缩数据源/目的地操作数的宽度为256位时，所述执行逻辑配置成用于执行所述乘法、所述加法和所述存储的8次迭代。8.一种方法，包括：在处理器的解码器中对单条指令解码，所述单条指令具有操作码、用于表示紧缩数据源/目的地操作数的第一字段、用于表示第一紧缩数据源操作数的第二字段、以及用于表示第二紧缩数据源操作数的第三字段，其中，所述第一紧缩数据源操作数和所述第二紧缩数2CN113885833A权利要求书2/14页据源操作数的紧缩数据元素具有第一尺寸，并且所述紧缩数据源/目的地操作数的紧缩数据元素具有比所述第一尺寸大的第二尺寸；以及在耦合至所述解码器的执行逻辑中，根据所述单条指令的所述操作码、针对所述紧缩数据源/