一种基于AHB-Lite总线的多通道DMA控制器.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN114168504A(43)申请公布日2022.03.11(21)申请号202111505751.5(22)申请日2021.12.10(71)申请人卢超地址710000陕西省西安市雁塔区西安电子科技大学北校区(72)发明人卢超(74)专利代理机构安徽思沃达知识产权代理有限公司34220代理人赵瑜(51)Int.Cl.G06F13/16(2006.01)G06F13/28(2006.01)权利要求书2页说明书4页附图1页(54)发明名称一种基于AHB-Lite总线的多通道DMA控制器(57)摘要本发明公开了一种基于AHB‑Lite总线的多通道DMA控制器，属于DMA控制器技术领域，包括Master模块、通道控制模块、仲裁模块、响应模块、Slave模块、通道请求模块以及握手模块，所述Master模块用于产生对应的AHB‑Lite协议的控制信号，同时读取外部源设备数据或者将数据写入目的设备。本发明能够进行通道切换，使数据传输时灵活性提高，有效减少总线的长时间占用，能够支持跨越1K地址边界的处理，提升了传输的稳定性，增强了DMA控制器的通用性。CN114168504ACN114168504A权利要求书1/2页1.一种基于AHB‑Lite总线的多通道DMA控制器，其特征在于，包括Master模块、通道控制模块、仲裁模块、响应模块、Slave模块、通道请求模块以及握手模块；其中，所述Master模块用于产生对应的AHB‑Lite协议的控制信号，同时读取外部源设备数据或者将数据写入目的设备；所述通道控制模块具体包括边界重计算单元、传输状态机单元以及缓存FIFO单元；所述仲裁模块用于接收各个通道的传输请求信号，并对其进行判断排序，具有最高优先级的通道获取数据传输资格；所述响应模块用于接收通道控制模块发出的传输状态信号，并向CPU发送中断信号；所述Slave模块用于CPU对DMA控制器功能的配置，同时在一次DMA传输完成过后对地址寄存器和剩余未传输数据量更新；所述通道请求模块用于接收外部源设备或目的设备发送的请求信号，并根据CPU配置的设备编号和设备类型产生通道的传输请求信号，同时将其发送到仲裁模块；所述握手模块用于完成一次突发传输后，自行产生通道请求清除信号，并清除对应通道的传输请求信号。2.根据权利要求1所述的一种基于AHB‑Lite总线的多通道DMA控制器，其特征在于，所述数传输具体步骤如下：步骤一：接收外部源设备或目的设备发送的传输请求，并根据CPU配置的设备编号和设备类型产生通道的传输请求信号；步骤二：对各个通道的传输请求信号进行收集，并将步骤一中产生的通道传输请求信号传入仲裁器。3.根据权利要求2所述的一种基于AHB‑Lite总线的多通道DMA控制器，其特征在于，所述缓存FIFO单元源传输阶段数据的缓存，并在目的传输阶段提供数据，其提供数据具体步骤如下：步骤(1)：在DMA控制器进行源传输读取源设备数据时，将源读数据存入到缓存FIFO单元之中；步骤(2)：在DMA控制器进行目的传输时，缓存FIFO为目的设备提供数据，这个数据是源传输阶段缓存的源设备数据；所述边界重计算单元用于发生多拍突发传输时，对传输流程进行跨界判断，其跨界判断具体步骤如下：第一步：根据配置的突发传输类型计算出完成本次DMA传输后地址；第二步：依据计算出的传输后地址的低10位和传输前地址的低10位比较；第三步：若传输完成后的数据较小表明跨越了1K地址边界，将本次突发传输类型转换成单次传输；所述传输状态机单元用于控制DMA传输整个流程，并将数据传输分成源传输和目的传输两个阶段。4.根据权利要求1所述的一种基于AHB‑Lite总线的多通道DMA控制器，其特征在于，所述通道传输请求信号仲裁具体步骤如下：P1.1：接收设备传输请求，当多个通道请求信号同时有效时，依据通道编号进行仲裁判断；2CN114168504A权利要求书2/2页P1.2：仲裁模块通过仲裁算法对各通道进行优先级计算，并选出通道编号最大的通道获得传输控制权，同时给Slave模块传送通道编号。5.根据权利要求4所述的一种基于AHB‑Lite总线的多通道DMA控制器，其特征在于，所述寄存器更新具体步骤如下：P2.1：CPU同DMA控制器进行数据的交互，并配置DMA控制器中的各种寄存器，同时检查DMA控制器当前配置状态和传输状态；P2.2：在某个通道获取传输控制权后，从Slave模块获取的当前传输通道信息传输给通道控制模块；P2.3：在完成一次DMA传输后，对源地址寄存器、目的地址寄存器以及传输控制寄存器状态进行更新。6.根据权利要求1所述的一种基于AHB‑Lite总线的多通道DMA控制器，其特征在于，所述通道传输请求信号产生具体步骤如下