基于多核DSP的空时联合降维自适应杂波抑制方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN114185007A(43)申请公布日2022.03.15(21)申请号202111457760.1(22)申请日2021.12.02(71)申请人西安电子科技大学地址710071陕西省西安市太白南路2号(72)发明人许京伟常文豪王建新廖桂生张军翁元龙阮晓峰(74)专利代理机构陕西电子工业专利中心61205代理人王品华(51)Int.Cl.G01S7/36(2006.01)G01S7/41(2006.01)权利要求书3页说明书8页附图3页(54)发明名称基于多核DSP的空时联合降维自适应杂波抑制方法(57)摘要本发明公开了一种基于多核DSP的空时联合降维自适应杂波抑制方法，其实现方案是：将包含四片DSP的信号处理板均分成两组；两组DSP通过FPGA预处理板以交替乒乓的方式接收雷达回波数据；接收组的第一片DSP根据回波数据的方位波位和俯仰波位构建空域降维矩阵和期望目标空域导向矢量；对回波数据进行空域降维并沿脉冲维做FFT，将回波数据变换到波束多普勒域；对期望目标空域导向矢量进行空域降维并联合预存的期望目标时域导向矢量计算期望目标空时导向矢量；接收组的第二片DSP通过分段滑窗的方式对所有待检测距离单元进行杂波抑制，得到杂波抑制后的距离多普勒输出。本发明计算复杂度低，实时性高，可用于杂波抑制工程化实现。CN114185007ACN114185007A权利要求书1/3页1.一种基于多核DSP的空时联合降维自适应杂波抑制方法，其特征在于，包括：(1)设置包括四片芯片DSP1、DSP2、DSP3和DSP4的DSP信号处理板,并将其均分成两组，每组中的一片DSP芯片与上一级FPGA预处理板相连，每组内的两片DSP相互连接；(2)FPGA预处理板以交替乒乓方式发送雷达回波数据，DSP信号处理板的两组DSP芯片对其交替接收到的回波信号分别进行杂波抑制处理：(2a)第一组DSP进行杂波抑制处理：第一组中的DSP1芯片获取FPGA预处理板发送的第一个相干脉冲积累时间CPI的回波数据后将其组成二维数据矩阵X，先通过执行(3)得到波束多普勒域回波数据，再通过(4)得到期望目标空时导向矢量，并将这两个结果传给组内的DSP2芯片，然后等待获取第三个相干脉冲积累时间CPI的回波数据；第一组中的DSP2芯片得到DSP1芯片给的数据后通过执行(5)，得到第一组杂波抑制后的距离多普勒结果；(2b)第二组DSP进行杂波抑制处理：第二组中的DSP3芯片获取FPGA预处理板发送的第二个相干脉冲积累时间CPI的回波数据后将其组成二维数据矩阵X，先通过执行(3)得到波束多普勒域回波数据，再通过(4)得到期望目标空时导向矢量，并将这两个结果传给组内的DSP4芯片，然后等待获取第四个相干脉冲积累时间CPI的回波数据；第二组中的DSP4芯片得到DSP3芯片给的数据后通过执行(5)，得到第二组杂波抑制后的距离多普勒结果；(3)接收组的第一片DSP对获取的回波数据进行空域降维，并对空域降维后的回波数据沿着脉冲维做FFT，使回波数据变换到波束多普勒域，并将波束多普勒域回波数据XT写到组内的第二片DSP的内存中；(4)接收组的第一片DSP计算期望目标空时导向矢量：(4a)根据回波数据的俯仰波位和方位波位，构建期望目标空域导向矢量，并将其与空域降维矩阵Ts相乘，得到维度大小为1×a的降维后期望目标空域导向矢量V；(4b)由先验信息得到降维后期望目标时域导向矢量A，并将其预先存储到第一片DSP的内存资源中，待需要使用时直接读取；(4c)读取预存的降维后期望目标时域导向矢量A，并将其与降维后的期望目标空域导向矢量V做Kronecker积，得到期望目标空时导向矢量S，并将该期望目标空时导向矢量S写到组内的第二片DSP的内存中；(5)进行杂波抑制：(5a)接收组的第二片DSP对波束多普勒域数据XT在距离维做分段滑窗处理，即把波束多普勒域数据XT在距离维以一定的滑窗长度分成多次滑窗，然后将杂波抑制任务按滑窗次数均分给该DSP片的多个核执行；(5b)每个核每次选取维度大小为aK×Ls的待检测距离窗数据Cx，然后在待检测距离窗左右两边选取维度大小为aK×Nt训练样本数据Ex，其中Ls为滑窗长度，Nt为训练样本个数；(5c)遍历该次选取的待检测距离窗数据Cx和训练样本数据Ex的所有多普勒通道，完成当前待检测距离窗的杂波抑制：(5d)接收组第二片DSP的每个核重复(5b)和(5c)，计算下一个待检测距离窗的杂波抑2CN114185007A权利要求书2/3页制输出，直到每个核计算完分得的所有的待检测距离窗的杂波抑制输出，最后将全部距离窗的杂波抑制输出按距离门序号排列，得到整个杂波区杂波抑制后的距离多普勒输出；(6)重复(2a)和(2