微机原理习题集.pdf

精品文档

微机原理第二章练习题及解

一：单项选择题

8086CPU复位后,下列寄存器的值为（C）。
A：CS=0000H、IP=0000HB：CS=0000H、IP=FFFFH
C：CS=FFFFH、IP=0000HD：CS=FFFFH、IP=FFFFH
8086CPU复位后,下列寄存器的值为（C）。
A：CS：IP=0000H：0000HB：CS：IP=0000H：FFFFH
C：CS：IP=FFFFH：0000HD：CS：IP=FFFFH：FFFFH
当RESET信号为高电平时，寄存器初值为FFFFH的是（A）。
A：CSB：ESC：IPD：BP
地址锁存发生在指令周期的（A）时刻。
A：T1B：T2C：T3D：T4
8086CPU读数据操作在总线周期的（D）时刻。
A：T1B：T1，T2C：T2，T3D：T3，T4
8086CPU写数据操作在总线周期的（D）时刻。
A：T1B：T2C：T2，T3D：T2，T3，T4
8086与外设进行数据交换时，常会在（C）后进入等待周期。
A：T1B：T2C：T3D：T4
计算机中数据总线驱动器采用的基本逻辑单元是（C）。
A：反相器B：触发器C：三态门D：译码器
计算机中地址锁存器采用的基本逻辑单元是（B）。
A：反相器B：触发器C：三态门D：译码器
计算机中地址锁存器的输出信号状态是（B）。
A：单向双态B：单向三态C：双向双态D：双向三态
8086CPU从功能结构上看，是由（D）组成
A：控制器和运算器B：控制器,运算器和寄存器
C：控制器和20位物理地址加法器D：执行单元和总线接口单元
执行指令IRET后弹出堆栈的寄存器先后顺序为（D）。
A：CS、IP、FB：IP、CS、FC：F、CS、IPD：F、IP、CS
下列逻辑地址中对应不同的物理地址的是（C）。
A：0400H：0340HB：0420H：0140H
C：03E0H：0740HD：03C0H：0740H
8086CPU的控制线/BHE=0，地址线A0=0时，有（B）。
A：从偶地址开始完成8位数据传送
B：从偶地址开始完成16位数据传送
C：从奇地址开始完成8位数据传送
D：从奇地址开始完成16位数据传送
8086CPU的控制线/BHE=1，地址线A0=0时，有（A）。
A：从偶地址开始完成8位数据传送
B：从偶地址开始完成16位数据传送
C：从奇地址开始完成8位数据传送
D：从奇地址开始完成16位数据传送

。
1欢迎下载
精品文档

8086CPU的控制线/BHE=0，地址线A0=1时，有（C）。
A：从偶地址开始完成8位数据传送
B：从偶地址开始完成16位数据传送
C：从奇地址开始完成8位数据传送
D：从奇地址开始完成16位数据传送
指令队列具有（D）的作用。
A：暂存操作数地址B：暂存操作数
C：暂存指令地址D：暂存预取指令
PC386计算机中，CPU进行算术和逻辑运算时，可处理的数据的长度为（D）。
A：8位B：16位C：32位D：都可以
8086系统中，每个逻辑段的多存储单元数为（C）。
A：1MBB：256BC：64KBD：根据需要而定
下列说法中属于最小工作模式特点的是（A）。
A：CPU提供全部的控制信号B：由编程进行模式设定
C：不需要8286收发器D：需要总线控制器8288
下列说法中属于最大工作模式特点的是（C）。
A：M//IO引脚可直接引用B：由编程进行模式设定
C：需要总线控制器8288D：适用于单一处理机系统
包含在8086CPU芯片内部的是（A）。
A：算术逻辑单元B：主存储器单元
C：输入、输出单元D：磁盘驱动器
8086当前被执行的指令存放在（D）。
A：DS：BXB：SS：SP
C：CS：PCD：CS：IP
微机系统中，主机与硬盘的数据交换用（B）方式。
A：中断控制B：DMA控制
C：查询控制D：无条件程序控制
芯片组中北桥芯片不能提供的功能是（D）。
A：对CPU的支持B：内存管理
C：Cache管理D：CPU与ISA桥的控制
下列叙述错误的是（D）。
A：PC/AT机用8086CPUB：PC/XT机用8088CPU
C：8086CPU的寻址范围为1MBD：80286CPU的寻址范围为32MB
同步和异步两种传输方式比较，传送效率最高的是（C）。
A：同步方式B：异步方式
C：同步和异步方式效率相同D：无法比较
8086中，存储器物理地址形成算法是（B）。
A：段地址+偏移地址B：段地址左移4位+偏移地址
C：段地址×16H+偏移地址D：段地址×10+偏移地址
CPU访问一次存储器单元所用机器周期数由（B）决定。
A：读取指令字节的最短时间B：读取数据字节的最长时间
C：读取数据字节的平均时间D：写入数据字节