第5章锁存器和触发器.ppt

第五章锁存器和触发器第五章锁存器和触发器§5.1双稳态存储单元电路二、逻辑状态分析§5.2锁存器（1）电路结构:由门电路组成的，它与组合逻辑电路的根本区别在于，电路中有反馈线，即门电路的输入、输出端交叉耦合。两个输入端输入RD=0,SD=1时输入RD=1,SD=0时输入RD=1,SD=1时输入RD=0,SD=0时触发器有两个互补的输出端，基本S－R锁存器的输入与状态之间的逻辑关系可用功能表来描述。1.锁存器是双稳态器件，只要令RD=SD=1，锁存器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。（3）波形分析例5.1.1在用与非门组成的基本RS锁存器中，设初始状态为0，已知输入R、S的波形图，画出两输出端的波形图。这种触发器的触发信号是高电平有效，因此在逻辑符号的输入端处没有小圆圈。波形分析：①用基本SR锁存器和与非门构成二进制数码寄存器。VA基本锁存器的特点总结：3、逻辑门控SR锁存器2)．逻辑功能Q逻辑门控SR锁存器的功能表4．锁存器功能的几种表示方法26（2）状态转换图状态转换图表示锁存器从一个状态变化到另一个状态或保持原状不变时，对输入信号的要求。（3）驱动表驱动表是用表格的方式表示锁存器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。（4）波形图锁存器的功能也可以用输入输出波形图直观地表示出来。1当CP=0时，D锁存器的状态不变；当CP=1时，D锁存器的状态取决于D。D锁存器的次态方程为：J－K锁存器有两个输入端，即克服了R－S锁存器的“约束”问题，使用上又比D锁存器灵活。其逻辑图与逻辑符号如下：当CP＝0时，J－K锁存器的状态保持不变；J－K锁存器功能表和状态表如下：J－K锁存器的次态方程为：逻辑门控锁存器存在的问题——空翻由两级门控SR锁存器串联组成。G1～G4组成从触发器，G5～G8组成主触发器。CP与CP’互补，使两个触发器工作在两个不同的时区内。2．工作原理二、主从JK触发器2．逻辑功能（3）状态转换图例5.2.1已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。3．主从T触发器和T’触发器4．主从JK触发器存在的问题——一次变化现象D触发器只有一个触发输入端D，因此，逻辑关系非常简单；D触发器的状态转换图：2．维持—阻塞边沿D触发器的结构及工作原理例5.3.1已知维持—阻塞D触发器的输入波形，画出输出波形图。（3）触发器的直接置0和置1端四、CMOS主从结构的边沿触发器2．工作原理Q1．TTL主从JK触发器74LS722．高速CMOS边沿D触发器74HC74特点：（1）单输入端的双D触发器。（2）它们都带有直接置0端RD和直接置1端SD，为低电平有效。（3）为CMOS边沿触发器，CP上升沿触发。§5.4触发器的逻辑功能1.用JK触发器转换成其他功能的触发器（1）JK→D分别写出JK触发器和D触发器的特性方程（2）JK→T（T’）2．用D触发器转换成其他功能的触发器（2）D→T图（b）（3）D→T’图（c）三、触发器应用举例利用触发器的“记忆”作用，使抢答电路工作更可靠、稳定。本章小结