一种基于测试信号的TIADC时间误差的半盲校正方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN109756227A(43)申请公布日2019.05.14(21)申请号201910026613.5(22)申请日2019.01.11(71)申请人北京工业大学地址100124北京市朝阳区平乐园100号(72)发明人刘素娟汪浩江(74)专利代理机构北京思海天达知识产权代理有限公司11203代理人吴荫芳(51)Int.Cl.H03M1/10(2006.01)权利要求书1页说明书5页附图3页(54)发明名称一种基于测试信号的TIADC时间误差的半盲校正方法(57)摘要本发明涉及一种基于测试信号的TIADC时间误差的半盲校正方法，该方法引入一个频率为二分之一的TIADC系统采样频率的正弦测试信号，将该测试信号和输入信号叠加在一起被两通道的TIADC系统采样，通过低通滤波器得到混叠在0频点处的测试信号和通道之间相对采样时刻的失配误差，计算出误差估计所需要的系数，然后将测试信号从TIADC的采样输出结果中去除掉，最后通过误差补偿结构得到采样时刻失配误差实时校正后的输出。本方法采用了两个低通滤波器对测试信号进行预处理，避免了对TIADC的校正后输出再进行滤波处理的要求，降低了校正系统的复杂度、硬件实现的难度。CN109756227ACN109756227A权利要求书1/1页1.一种基于测试信号的TIADC时间误差的半盲校正方法，将正弦测试信号和输入信号叠加在一起被两通道的TIADC系统按照周期T交替采样，其中，正弦测试信号的频率是TIADC采样频率的二分之一，通过预处理结构从TIADC系统采样输出中减去对测试信号的采样输出，即得到只含有采样时刻失配误差的采样输出，同时对每一个子ADC的采样输出值进行低通滤波处理，用来得到误差估计所需要的两通道之间时间失配误差，然后估计误差并通过数字微分器补偿方法对该误差进行校正，具体实施步骤如下：步骤一，采样时刻失配误差的估计：向两通道TIADC系统输入信号，该信号是由正弦测试信号和输入信号叠加在一起形成，其中，正弦测试信号的频率是TIADC采样频率的二分之一，频谱在频率π处，输入信号x(t)频率带宽限制在[επ,(1-ε)π]，0＜ε＜1，两通道TIADC系统按照周期Ts进行交替采样；y0[n]是第一通道ADC-0采样输出，y1[n]是第二通道ADC-1的采样输出；。将两通道的采样输出值y0[n]和y1[n]分别送到低通滤波器ALP0和ALP1进行滤波处理，得到混频在0频点处的含有时间误差的测试信号的采样值yL0[n]和yL1[n]；然后把该采样值yL0[n]和yL1[n]送到加法器得到两通道之间相对时间误差的差值，最后将相对时间误差值和系数1/2πA送到乘法器，得到估计采样时刻失配误差所需要的系数(r0-r1)/2，其中A是测试信号的幅值；步骤二，采样时刻失配误差的补偿：对经过低通滤波后的采样输出值yL1[n]两倍频的升采样并延时一拍，同时对yL0[n]两倍频的升采样，然后将得到的结果送到加法器求和，即得到测试信号的采样输出值xt[n]，两通道ADC的采样输出值y0[n]和y1[n]经过多路选择器MUX之后得到TIADC系统的采样输出信号y[n]+xt[n]，将上述采样输出值xt[n]和上述经MUX之后得到TIADC系统的采样输出信号y[n]+xt[n]送到减法器中求差，得到只含有采样时刻失配误差的输入信号的x(t)的采样输出值y[n]，将采样值y[n]延迟Dd并减去误差最终得到校正后的输出其中，Dd为微分器的延迟，其中hd[n]是数字微分器的频率响应，其值是hd[n]＝jω，*表示卷积，(r0-r1)/2由步骤一得到。2CN109756227A说明书1/5页一种基于测试信号的TIADC时间误差的半盲校正方法技术领域[0001]本发明涉及一种基于测试信号和数字微分器的TIADC(Time-InterleavedAnalog-to-digitalConverter，时间交替模拟数字转换器)的采样时刻误差失配误差的半盲校正方法，是属于高速、高精度模拟数字转换器的技术领域。背景技术[0002]随着人工智能和5G通信技术的推进，对高速、高精度的ADC提出了更高的要求。但是，由于现有CMOS制造工艺存在的限制，单片ADC的速度和精度之间存在相互的制约关系，想要从现有的制造工艺水平来实现高速、高精度的单片ADC是很难实现的。因此通过时间交替型ADC(Time-InterleavedADC，TIADC)并行采集技术是国内外提高采样率的主要途径。对于理想情况来说，在保证高精度的前提下TIADC系统的采样率确实得到成倍的提高。但是，由于制造工艺的非理想性，TIADC中的通道间会存在失配误差，如偏置失配误差、增益失配误差以及采样时刻失配误差等，