一种高速ADC交织采样系统.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN108390673A(43)申请公布日2018.08.10(21)申请号201810109473.3H03M1/12(2006.01)(22)申请日2018.02.05(71)申请人佛山市顺德区中山大学研究院地址528399广东省佛山市顺德区大良街道办事处云路社区居民委员会南国东路9号申请人广东顺德中山大学卡内基梅隆大学国际联合研究院中山大学(72)发明人谭洪舟赵江波路崇李宇(74)专利代理机构广州嘉权专利商标事务所有限公司44205代理人左恒峰(51)Int.Cl.H03M1/06(2006.01)权利要求书1页说明书4页附图3页(54)发明名称一种高速ADC交织采样系统(57)摘要本发明公开了一种高速ADC交织采样系统，包括差分电路和时钟电路，差分电路和时钟电路分别与N通道的ADC通过差分对传输线连接；差分电路包括顺序级联的第一变压器和第二变压器，以及信号输出模块，信号输出模块的输入端连接到第二变压器的输出端；时钟电路包括用于向N通道的ADC分别输入差分对时钟信号的后级时钟模块，以及用于向后级时钟模块输入具有相位差的差分对信号的第一时钟芯片；后级时钟模块包括N/2块与N通道的ADC差分匹配的第二时钟芯片，N/2块第二时钟芯片分别连接到第一时钟芯片的输出端。本发明可抑制差分信号失衡以及提升系统信纳比和无杂散动态范围，有利于提高系统的整体性能。CN108390673ACN108390673A权利要求书1/1页1.一种高速ADC交织采样系统，其特征在于：包括差分电路(a)和时钟电路(b)，所述差分电路(a)和时钟电路(b)分别与N通道的ADC通过差分对传输线连接；所述差分电路(a)包括顺序级联的第一变压器(T1)和第二变压器(T2)，以及用于向N通道的ADC分别输入差分对信号的信号输出模块(4)，所述信号输出模块(4)的输入端连接到第二变压器(T2)的输出端；所述时钟电路(b)包括用于向N通道的ADC分别输入差分对时钟信号的后级时钟模块(6)，以及用于向后级时钟模块(6)输入具有相位差的差分对信号的第一时钟芯片(U1A)；所述后级时钟模块(6)包括N/2块与N通道的ADC差分匹配的第二时钟芯片(U2A)，所述N/2块第二时钟芯片(U2A)分别连接到第一时钟芯片(U1A)的输出端。2.根据权利要求1所述的一种高速ADC交织采样系统，其特征在于：所述差分电路(a)还包括用于向第一变压器(T1)输入单端信号的第一输入模块(1)，所述第一输入模块(1)连接到第一变压器(T1)的输入端。3.根据权利要求1所述的一种高速ADC交织采样系统，其特征在于：所述差分电路(a)还包括用于作为第二变压器(T2)的输出匹配的匹配模块(2)，所述匹配模块(2)连接到第二变压器(T2)的输出端。4.根据权利要求1所述的一种高速ADC交织采样系统，其特征在于：所述差分电路(a)还包括用于对第二变压器(T2)输出的差分对信号进行滤波的滤波模块(3)，所述滤波模块(3)设置在第二变压器(T2)的输出端与信号输出模块(4)之间。5.根据权利要求1所述的一种高速ADC交织采样系统，其特征在于：所述信号输出模块(4)包括N个与N通道ADC相匹配的差分模块(41)，所述N个差分模块(41)分别连接到第二变压器(T2)的输出端。6.根据权利要求5所述的一种高速ADC交织采样系统，其特征在于：所述差分模块(41)包括用于提升通道隔离度的第一电阻(R1)和第二电阻(R2)，还包括用于将差分对信号从电流源型转化为电压型的第三电阻(R3)；所述第一电阻(R1)和第二电阻(R2)分别设置在两条信号线上，所述第三电阻(R3)端接在两条信号线之间。7.根据权利要求1所述的一种高速ADC交织采样系统，其特征在于：还包括用于向第一时钟芯片(U1A)输入初始信号的第二输入模块(5)，所述第二输入模块(5)与第一时钟芯片(U1A)端接于一起。8.根据权利要求1所述的一种高速ADC交织采样系统，其特征在于：所述第二时钟芯片(U2A)的输入端与该芯片的内部电阻并联端接。2CN108390673A说明书1/4页一种高速ADC交织采样系统技术领域[0001]本发明涉及高速数据采集领域，尤其是一种高速ADC交织采样系统。背景技术[0002]在无线通信收发领域，对ADC的采样率要求越来越高，以使其符合TIADC系统的采样标准，因此需要对ADC的前端电路进行改造，主要是对功分器和时钟电路进行改造。目前的功分器一般采用单个变压器来将输入的单端信号转化为差分信号，但由于其内部分布电容的存在，会造成差分信号的失衡，从而造成ADC通道的谐波失真、幅度衰减、相位失衡等；目前本领域内的时钟电路一般利用外部电平产生输出到ADC的差分时钟信号，外