VDMOS集成ESD结构的制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN106298940A(43)申请公布日2017.01.04(21)申请号201610768814.9(22)申请日2016.08.30(71)申请人西安龙腾新能源科技发展有限公司地址710021陕西省西安市凤城十二路1号出口加工区(72)发明人岳玲刘挺杨乐周宏伟徐西昌(74)专利代理机构西安新思维专利商标事务所有限公司61114代理人李罡(51)Int.Cl.H01L29/78(2006.01)H01L21/336(2006.01)权利要求书1页说明书3页附图9页(54)发明名称VDMOS集成ESD结构的制备方法(57)摘要本发明公开了一种VDMOS集成ESD结构的制备方法，在衬底上形成外延层；在外延层表面淀积氮化硅层，之后通过光刻工艺和干法刻蚀工艺将栅极区域或者终端预定做ESD的区域刻蚀掉，部分区域露出外延层，剩余区域仍然有氮化硅覆盖；通过过炉管工艺在露出外延层的区域生长场氧化层；湿法腐蚀去掉氮化硅层，留下场氧化层图形；在有源区形成沟槽；形成MOSFET器件栅氧；淀积多晶硅；完成器件栅极以及ESDPN结的多晶硅图形；形成P阱；形成器件源极的同时，在ESD多晶硅图形上面完成PN结的结注入，形成ESD；介质淀积；形成引线孔；完成孔钨填充和表面金属工艺形成器件正面结构；最后完成最终器件结构。本发明避免了有源区外延层在热氧化层生长中的损耗，提高了器件耐压。CN106298940ACN106298940A权利要求书1/1页1.一种VDMOS集成ESD结构的制备方法，其特征在于,该方法通过以下步骤实现：步骤一：在n型或者P型的重掺杂的衬底上形成外延层；步骤二：在外延层表面淀积氮化硅层，之后通过光刻工艺和干法刻蚀工艺将栅极区域或者终端预定做ESD的区域刻蚀掉，部分区域露出外延层，剩余区域仍然有氮化硅覆盖；步骤三：通过过炉管工艺在露出外延层的区域生长场氧化层；步骤四：湿法腐蚀去掉氮化硅层，留下场氧化层图形；步骤五：通过光刻版及干法腐蚀工艺在有源区形成沟槽；步骤六：经过牺牲氧化、栅氧氧化，形成MOSFET器件栅氧；步骤七：淀积多晶硅；步骤八：通过多晶硅的光刻以及干法腐蚀工艺完成器件栅极以及ESDPN结的多晶硅图形；步骤九：P-BODY注入，形成P阱；步骤十：source光刻以及source注入，形成器件源极的同时，在ESD多晶硅图形上面完成PN结的结注入，形成ESD；步骤十一：介质淀积；步骤十二：通过光刻和腐蚀工艺形成引线孔；步骤十三：完成孔钨填充，和表面金属工艺形成器件正面结构；步骤十四：最后完成背面金属工艺，形成器件漏端，完成最终器件结构。2.根据权利要求1所述的VDMOS集成ESD结构的制备方法，其特征在于：所述在露出外延层的区域内的场氧化层向外延层内延伸。3.根据权利要求1或2所述的VDMOS集成ESD结构的制备方法，其特征在于：所述外延层采用N型或者P型。4.根据权利要求3所述的VDMOS集成ESD结构的制备方法，其特征在于：所述ESD位于栅极PAD周围或者终端区域特定位置。5.根据权利要求4所述的VDMOS集成ESD结构的制备方法，其特征在于：所述ESD由多对PN结结构组成。6.根据权利要求5所述的VDMOS集成ESD结构的制备方法，其特征在于：所述场氧化层的厚度为8000A至16000A。2CN106298940A说明书1/3页VDMOS集成ESD结构的制备方法技术领域[0001]本发明涉及半导体集成电路制造领域特别是涉及一种VDMOS集成ESD结构的制备方法。背景技术[0002]现有ESD制备工艺结构及工艺：1.外延制备之后首先在外延上直接生长一层很厚的场氧化层。再利用光刻形成需要的图形，湿法腐蚀掉多余位置的场氧。这样就使得有源区位置的外延层在场氧生长中损耗了，降低了整个外延结构的耐压能力。[0003]2.直接生长场氧的方式，在形成场氧图形之后，场氧全部位于外延层表面，这样导致有源区与外延表面的台阶高度差很大，在后面那段制程中多晶硅淀积上去之后台阶差进一步加大，影响了后面的硅片表面平整，给后续工艺带来难度，特别是采用介质CMP的工艺更加难以进行。发明内容[0004]有鉴于此，本发明的主要目的在于提供VDMOS集成的ESD结构的制备工艺。[0005]为达到上述目的，本发明的技术方案是这样实现的：本发明实施例提供一种VDMOS集成ESD结构的制备方法，,该方法通过以下步骤实现：步骤一：在n型或者P型的重掺杂的衬底上形成外延层；步骤二：在外延层表面淀积氮化硅层，之后通过光刻工艺和干法刻蚀工艺将栅极区域或者终端预定做ESD的区域刻蚀掉，部分区域露出外延层，剩余区域仍然有氮化硅覆盖；步骤三：通过过炉管工艺在露出外延层的区域生长场氧化层；步骤四：湿法腐蚀去掉氮化