预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共12页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN110468388A(43)申请公布日2019.11.19(21)申请号201910912457.2(22)申请日2019.09.25(71)申请人上海华力微电子有限公司地址201315上海市浦东新区良腾路6号(72)发明人康俊龙(74)专利代理机构上海思微知识产权代理事务所(普通合伙)31237代理人曹廷廷(51)Int.Cl.C23C16/34(2006.01)C23C16/455(2006.01)权利要求书1页说明书7页附图3页(54)发明名称原子层沉积法形成氮化物膜的方法(57)摘要本发明提供了一种原子层沉积法形成氮化物膜的方法,包括:步骤S1:通入第一源气体至反应室中,所述第一源气体被吸附到位于所述反应室内的不同高度上的各个衬底的表面;步骤S2:除去未被吸附的所述第一源气体;步骤S3:通入第二源气体至所述反应室中,且所述第二源气体与各个所述衬底表面上吸附的第一源气体发生反应,以在各个所述衬底的表面上形成氮化物膜;在上述每一步骤中均向所述反应室中通入第三气体,且所述第三气体在步骤S1和步骤S3中的流量大于其他步骤中的流量。通过在通入第一源气体和第二源气时增加第三气体流量的方法,改变反应室上中下不同位置的反应源气体浓度,提高炉内氮化物膜的均匀性。CN110468388ACN110468388A权利要求书1/1页1.一种原子层沉积法形成氮化物膜的方法,其特征在于,包括:步骤S1:通入第一源气体至反应室中,所述第一源气体被吸附到位于所述反应室内的不同高度上的各个衬底的表面;步骤S2:除去所述反应室中未被吸附的所述第一源气体;步骤S3:通入第二源气体至所述反应室中,且所述第二源气体与各个所述衬底表面上吸附的第一源气体发生反应,以在各个所述衬底的表面上形成氮化物膜;在上述每一步骤中均向所述反应室中通入第三气体,且所述第三气体在步骤S1和步骤S3中的流量大于其他步骤中的流量。2.如权利要求1所述的原子层沉积法形成氮化物膜的方法,其特征在于,所述第一源气体包括SiH2Cl2或TiCl4,所述第二源气体包括氨气,所述氮化物膜为氮化硅或者氮化钛。3.如权利要求1所述的原子层沉积法形成氮化物膜的方法,其特征在于,所述第三气体包括氮气、氩气或者氦气,且在每一步骤中向所述反应室中通入的第三气体的成分完全相同或不完全相同。4.如权利要求1所述的原子层沉积法形成氮化物膜的方法,其特征在于,在所述步骤S1和步骤S2中通入的所述第三气体的浓度从所述反应室的下部到上部逐渐递减。5.如权利要求1所述的原子层沉积法形成氮化物膜的方法,其特征在于,步骤S1中,所述第三气体和所述第一源气体同步通入,且所述第三气体使得所述反应室内的第一源气体的浓度在所述反应室内的不同高度上均匀分布;步骤S3中,所述第三气体和所述第二源气体同步通入,且所述第三气体使得所述反应室内的所述第二源气体的浓度在所述反应室内的不同高度上均匀分布。6.如权利要求1所述的原子层沉积法形成氮化物膜的方法,其特征在于,所述原子层沉积法形成氮化物膜的方法所采用的设备包括炉管,所述炉管包括反应室、舟、射频电极和等离子体空间,所述等离子空间位于所述反应室的侧表面放置的射频电极之间,所述等离子体空间用于将所述第二源气体生成活性自由基。7.如权利要求1所述的原子层沉积法形成氮化物膜的方法,其特征在于,所述反应室的温度为450℃~620℃。8.如权利要求1所述的原子层沉积法形成氮化物膜的方法,其特征在于,所述第三气体在步骤S1和步骤S3中的流量为200sccm~1000sccm。9.如权利要求1所述的原子层沉积法形成氮化物膜的方法,其特征在于,还包括:步骤S4,除去所述反应室中未反应的所述第二源气体和反应副产品;且在步骤S2和S4中,分别通过泵抽或惰性气体清除的方法来实现所述除去的工艺。10.一种半导体器件的制造方法,其特征在于,包括:提供一衬底,并采用如权利要求1~9中任一项所述的原子层沉积法形成氮化物膜的方法,在所述衬底上形成所需的氮化物膜。2CN110468388A说明书1/7页原子层沉积法形成氮化物膜的方法技术领域[0001]本发明涉及半导体制造领域,尤其涉及一种原子层沉积法形成氮化物膜的方法。背景技术[0002]目前,随着超大规模集成电路的迅速发展,半导体器件需要达到更快的运算速度、更大的数据存储量,使得晶片朝向更高的原件密度以及高集成度的方向发展。因器件的高密度、小尺寸引发的各种栅极侧壁层的质量问题会对器件的性能产生较大的影响,如何形成高质量的栅极侧壁层是半导体制造工艺中备受关注的问题。[0003]半导体器件的制造技术已进入40nm以下工艺节点,对薄膜质量要求越来越高。目前,原子层沉积法(Atomiclayerdepos