非易失性存储器装置、其程序化方法及其数据读取方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN107945823A(43)申请公布日2018.04.20(21)申请号201710244317.3(22)申请日2017.04.14(30)优先权数据15/291,9322016.10.12US(71)申请人中天鸿骏半导体（北京）有限公司地址100027北京市东城区东直门外大街46号天恒大厦1003室(72)发明人王立中(74)专利代理机构北京三友知识产权代理有限公司11127代理人王涛(51)Int.Cl.G11C7/18(2006.01)G11C8/14(2006.01)权利要求书3页说明书9页附图10页(54)发明名称非易失性存储器装置、其程序化方法及其数据读取方法(57)摘要一种非易失性存储器装置、其程序化方法及其数据读取方法。本发明FSNOR快闪阵列将多个旋转90度的NOR型非易失性存储器NVM单元配对配置为列的组态，利用多条场边次位线连接起来，达到4F2的最小单元面积。FSNOR快闪阵列藉由多个选择晶体管分为多个扇区，选择晶体管将多条偶数/奇数次位线连接至多条通用主第一金属位线。对FSNOR的各扇区而言，相邻列的NOR型NVM单元配对的漏极分别形成多条偶数/奇数次位线，而各偶数/奇数次位线之间又分别被多个沟槽场氧化物区分隔，以及各列中多个NOR型单元配对的共源极形成一扩散共源极线，而该扩散共源极线透过一金属接点连接至一第一金属共源极线。本发明FSNOR快闪阵列加强了被选择NVM单元元件以及未选择NVM单元元件之间的电气隔离。CN107945823ACN107945823A权利要求书1/3页1.一种非易失性存储器NVM装置，其特征在于包含：一存储器阵列，包含多个NVM单元且在一基板上被配置为具有行与列的组态，各所述NVM单元包含一电荷储存物质、一控制栅极、一源极电极以及一漏极电极，该存储器阵列分为多个扇区且各扇区包含多行的NVM单元，一行中多个NVM单元被配置成多个单元配对，各单元配对共用一个共源极电极，且各列中多个单元配对的共源极电极形成一扩散共源极线，其中一扇区内各列中多个单元配对的偶数单元的漏极形成一偶数次位线，而一扇区内各列中多个单元配对的奇数单元的漏极形成一奇数次位线，其中一行中多个NVM单元的控制栅极形成一字线；多行的选择晶体管，分别配置于所述扇区之间，以致于两行的选择晶体管分别配置于各扇区的第一侧及第二侧，并连接至同一扇区的所述奇数次位线与所述偶数次位线，其中位于该第一侧的该行的选择晶体管的栅极形成一第一选择线，而位于该第二侧的该行的选择晶体管的栅极形成一第二选择线，其中相邻行的各选择晶体管配对相连接并设置一第一电气接点于二者之间；以及多条位线以及多条通用源极线，沿着列的方向延伸，并且沿着字线的长度方向交替地配置，其中位于一第一层的所述通用源极线透过相对应于所述选择晶体管位置的多个第二电气接点，分别连接至位于一第二层的所述相邻的扩散共源极线，其中位于该第一层的所述位线透过相邻的所述第一电气接点，分别连接至位于该第二层的相邻的所述奇数次位线与所述偶数次位线；其中，位于各扇区内的所述NVM单元并未包含任何接点。2.如权利要求1所述的非易失性存储器装置，其特征在于，还包含：多个第一场隔离区以及多个第二场隔离区，分别沿着列的方向延伸且定义所述扇区，各第一场隔离区具有多个笔直部及多个弯曲部，其中所述笔直部隔离相邻列的单元配对的相邻次位线，其中所述第二场隔离区及所述弯曲部被安排成一图案，以对应至所述选择晶体管的位置。3.如权利要求2所述的非易失性存储器装置，其特征在于，各第二场隔离区及各弯曲部用来分隔相邻行的选择晶体管配对与其邻近的扩散共源极线。4.如权利要求2所述的非易失性存储器装置，其特征在于，所述第一场隔离区及所述第二场隔离区的深度，更深于所述次位线的接面深度。5.如权利要求1所述的非易失性存储器装置，其特征在于，在一扇区内，一列中所述单元配对的各奇数次位线与各偶数位线具有一第一端以及一第二端，其中，在一扇区内，一列中所述单元配对的各奇数次位线与各偶数位线终止于不同端且分别连接至分别配置于该扇区的第一侧及第二侧的两行选择晶体管。6.如权利要求1所述的非易失性存储器装置，其特征在于，该电荷储存物质是导电浮闸、电荷储存介电层、以及纳米晶粒的其中之一。7.如权利要求1所述的非易失性存储器装置，其特征在于，该非易失性存储器装置为一NOR型快闪存储器装置。8.如权利要求1所述的非易失性存储器装置，其特征在于，相邻行的各选择晶体管配对的漏极相连接，而相邻行的各选择晶体管配对的源极分别连接至两相邻扇区的两相邻次位线。2CN107945823A权利要求书2/3页9.如权利要求1所述的非易失性存储器装置，其特征在于，各该NVM单元的面积实质上等于4