预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共37页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

FPGA设计流程 文档类型入门教育 作者杜伟韬◎ECDAV 创建日期2006-5-8 修改日期2007-8-6 版本1.1 版权所有©广播电视数字化工程中心中国传媒大学2006培训资料转载请注明出处@数字化工程中心2007 枢研网http://www.rd211.com http://www.rd211.com FPGA是什么? •看一张FPGA电路的照片 培训资料@数字化工程中心2007 枢研网http://www.rd211.com http://www.rd211.com FPGA能作什么 •用户定制的数字电路 •通过代码来指定FPGA中的电路设计 •例如,一个QAM调制器 培训资料@数字化工程中心2007 枢研网http://www.rd211.com http://www.rd211.com F P G A 中 有 什 么 •图片来自cyclonedevicehandbook 培训资料@数字化工程中心2007 枢研网http://www.rd211.com http://www.rd211.com FPGA中各个部件的功能 •I/O单元,用于引入外部管脚的数字信号 •PLL,用于倍频、分频和移相 •专用乘法器,预先设计好的乘法器 •MemoryBlock,用于实现各种存储器(RAM, ROM,FIFO) •逻辑阵列,用于实现组合逻辑和触发器 •布线通道,用于互连上述各种单元 •全局时钟网络,用于传输时钟信号 培训资料@数字化工程中心2007 枢研网http://www.rd211.com http://www.rd211.com 逻辑阵列的结构 (LAB由LE构成) 培训资料@数字化工程中心2007 枢研网http://www.rd211.com http://www.rd211.com 逻辑单元LE的构成 培训资料@数字化工程中心2007 枢研网http://www.rd211.com http://www.rd211.com 一个LE能干什么 •1比特的触发器(带使能、清零) •简单的组合逻辑(1位加法器、2输入的 选择器) •1个LE能力有限,我们可以聚沙成塔 培训资料@数字化工程中心2007 枢研网http://www.rd211.com http://www.rd211.com 设计过程 •设计输入 –描述FPGA内部的电路结构 –FPGA管脚指派 •设计转换 –综合 –布局、布线 •设计下载 –芯片烧写(AS、PS) –调试模式(JTAG) 培训资料@数字化工程中心2007 枢研网http://www.rd211.com http://www.rd211.com 设计输入(1) •手工连接LE和Memory块是不现实的 •从更高层次描述电路的结构和行为 •使用EDA工具来转换目标文件 •参考文献《IntroductiontoQuartus II》 培训资料@数字化工程中心2007 枢研网http://www.rd211.com http://www.rd211.com 设计输入(2) •电路原理图 •HDL代码(RTL) •区别和建议的使用方法 培训资料@数字化工程中心2007 枢研网http://www.rd211.com http://www.rd211.com 设计输入(3) •指派管脚(PinAssignment) –把你设计中的信号和FPGA的物理管脚对应 –例如,定义一个数字滤波器的输入管脚 –当然了,如果我们作的是FPGA上的IP核,通 常不指派管脚 培训资料@数字化工程中心2007 枢研网http://www.rd211.com http://www.rd211.com 来看个指派管脚的例子 A/D数据线controlALU FPGA 采样时钟 RAM 某PCB 培训资料@数字化工程中心2007 枢研网http://www.rd211.com http://www.rd211.com 设计转换 •Analysis&Elaborate(解析) •Synthesis(综合) •FloorPlan(平面规划) •Place(放置)&Route(布线) •Assemble 培训资料@数字化工程中心2007 枢研网http://www.rd211.com http://www.rd211.com Analysis&Elaborate(解析) •RTLtoGTECH网表 ¾输入:原理图/RTL代码 ¾输出:器件无关的门级网表 ¾在通用的组合逻辑门/触发器/Memory块的层次 描述当前的设计 ¾这种描述方式是器件无关的(为什么要这样?) ¾可以用RT