预览加载中,请您耐心等待几秒...
1/9
2/9
3/9
4/9
5/9
6/9
7/9
8/9
9/9

在线预览结束,喜欢就下载吧,查找使用更方便

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN108832946A(43)申请公布日2018.11.16(21)申请号201810785205.3(22)申请日2018.07.17(71)申请人深圳骏通微集成电路设计有限公司地址518000广东省深圳市龙华区大浪街道腾龙路淘金地展滔商业广场B座410号(72)发明人曾隆月阎跃鹏章松张常红王冬春(74)专利代理机构深圳中一联合知识产权代理有限公司44414代理人张全文(51)Int.Cl.H04B1/16(2006.01)H04B1/12(2006.01)权利要求书2页说明书5页附图1页(54)发明名称一种射频接收电路和射频接收机(57)摘要本发明属于通信技术领域,尤其涉及一种射频接收电路,该射频接收电路包括尾电流源,被复用为接入射频信号和对所述射频信号进行放大,以生成射频电流;时钟信号输入单元,与所述尾电流源连接,用于输入时钟信号;采样保持单元,与所述时钟信号输入单元连接,输出频率为二分之一时钟频率的正交信号;负载单元,与所述采样保持单元连接,流过所述负载单元的所述射频电流转换为电压并被所述正交信号所调制,输出频率为所述射频信号频率与所述正交信号频率之差的中频信号,从而实现混频。不仅实现传统的正交信号产生功能,同时还可以对输入的射频信号进行放大和混频,实现了除二分频电路的复用。CN108832946ACN108832946A权利要求书1/2页1.一种射频接收电路,其特征在于,所述电路包括:尾电流源,被复用为接入射频信号和对所述射频信号进行放大,以生成射频电流;时钟信号输入单元,与所述尾电流源连接,用于输入时钟信号;采样保持单元,与所述时钟信号输入单元连接,输出频率为二分之一时钟频率的正交信号;负载单元,与所述采样保持单元连接,流过所述负载单元的所述射频电流转换为电压并被所述正交信号所调制,输出频率为所述射频信号频率与所述正交信号频率之差的中频信号,从而实现混频。2.如权利要求1所述的射频接收电路,其特征在于,所述尾电流源包括第一MOS管和第二MOS管,所述第一MOS管的源极接地,所述第一MOS管的漏极连接时钟信号输入单元,所述第二MOS管的源极接地,所述第二MOS管的漏极连接时钟信号输入单元,所述第一MOS管的栅极和所述第二MOS管的栅极分别作为所述尾电流源的第一输入端和第二输入端,所述第一输入端和所述第二输入端用于输入射频信号。3.如权利要求2所述的射频接收电路,其特征在于,所述尾电流源还包括第一电感和第二电感,所述第一电感连接于所述第一MOS管的源极和地之间,所述第二电感连接于所述第二MOS管的源极和地之间。4.如权利要求1所述的射频接收电路,其特征在于,所述时钟信号输入单元包括第三MOS管、第四MOS管、第五MOS管和第六MOS管;所述第三MOS管的源极和所述第四MOS管的源极共接后连接所述尾电流源,所述第三MOS管的漏极连接所述采样保持单元,所述第四MOS管的漏极连接所述采样保持单元,所述第五MOS管的源极和所述第六MOS管的源极共接后连接所述尾电流源,所述第五MOS管的漏极连接所述采样保持单元,所述第六MOS管的漏极连接所述采样保持单元,所述第三MOS管的栅极和所述第五MOS管的删极共接作为所述时钟信号输入单元的第一输入端,所述第四MOS管的栅极和所述第六MOS管的删极共接作为所述时钟信号输入单元的第二输入端,所述第一输入端和所述第二输入端用于输入时钟信号。5.如权利要求1所述的射频接收电路,其特征在于,所述采样保持单元包括第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管和第十四MOS管,所述第七MOS管和所述第八MOS管构成第一采样模块,所述第十一MOS管和所述第十二MOS管构成第二采样模块,所述第九MOS管和所述第十MOS管构成第一保持模块,第十三MOS管和第十四MOS管构成第二保持模块,所述第七MOS管的源极、所述第八MOS管的源极、所述第九MOS管的源极、所述第十MOS管的源极、所述第十一MOS管的源极、所述第十二MOS管的源极、所述第十三MOS管的源极和所述第十四MOS管的源极均与所述时钟信号输入单元连接,所述第七MOS管的漏极、所述第十MOS管的漏极、所述第九MOS管的栅极、所述第十二MOS管的栅极与负载单元的公共连接点为所述采样保持单元的第一输出端口;所述第八MOS管的漏极、所述第九MOS管的漏极、所述第十MOS管的栅极、所述第十一MOS管的栅极与负载单元的公共连接点为所述采样保持单元的第二输出端口;所述第十一MOS管的漏极、所述第十四MOS管的漏极、所述第七MOS管的栅极、所述第十三MOS管的栅极与负载单元的公共连接点为所述采样保持单元的第三输出端口;所述第十二MOS