预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共14页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115459721A(43)申请公布日2022.12.09(21)申请号202211029521.0(22)申请日2022.08.25(71)申请人骏盈半导体(上海)有限公司地址200030上海市徐汇区漕溪北路88号1905、1906室(72)发明人刘贺于翔(74)专利代理机构北京成创同维知识产权代理有限公司11449专利代理师蔡纯杨思雨(51)Int.Cl.H03G3/30(2006.01)H03F3/187(2006.01)权利要求书2页说明书7页附图4页(54)发明名称音频功放电路(57)摘要本发明公开了一种音频功放电路,包括积分放大模块,用于将差分输入信号经过积分运算放大后得到差分输出信号;信号调制模块,用于根据差分输出信号生成第一脉宽调制信号和第二脉宽调制信号;驱动输出模块,用于分别放大第一脉宽调制信号和第二脉宽调制信号,以得到驱动扬声器的驱动信号;功率限制模块,用于通过箝位将差分输出信号的电平限制在指定电平范围内;以及增益控制模块,响应于功率限制模块执行的箝位,同步减小积分放大模块的增益,从而可以在限制输出功率的同时衰减电路的整体增益,保证输出的信号的波形完整,避免了扬声器输出信号的消波的产生,提高了输出的音质水平。CN115459721ACN115459721A权利要求书1/2页1.一种音频功放电路,包括:积分放大模块,用于将差分输入信号经过积分运算放大后得到差分输出信号;信号调制模块,用于根据所述差分输出信号生成第一脉宽调制信号和第二脉宽调制信号;驱动输出模块,用于分别放大所述第一脉宽调制信号和所述第二脉宽调制信号,以得到驱动扬声器的驱动信号;功率限制模块,用于通过箝位将所述差分输出信号的电平限制在指定电平范围内;以及增益控制模块,响应于所述功率限制模块执行的箝位,同步减小所述积分放大模块的增益。2.根据权利要求1所述的音频功放电路,其中,还包括设置在所述积分放大模块的输入电阻之间的高频开关,所述功率限制模块配置为在执行所述箝位的同时产生一使能控制信号,所述增益控制模块响应于所述使能控制信号通过增大所述高频开关的占空比来减小所述积分放大模块的增益。3.根据权利要求1所述的音频功放电路,其中,所述功率限制模块包括:比较电路,与所述积分放大模块的输出端耦接,用于将所述差分输出信号与阈值电压的比较结果转换成电流信号,并将所述电流信号与参考电流进行比较;调整电流输出电路,与所述比较电路和所述积分放大模块的输入端耦接,用于基于所述电流信号与所述参考电流的比较结果调整所述积分放大模块的输入电流;以及使能检测电路,与所述比较电路耦接,用于在所述比较电路的控制下同步输出所述使能控制信号。4.根据权利要求3所述的音频功放电路,其中,所述功率限制模块还包括:参考电流生成电路,用于生成所述参考电流。5.根据权利要求4所述的音频功放电路,其中,所述参考电流生成电路包括:依次耦接于电源电压和地之间的第一P沟道晶体管和第一电流源,所述第一P沟道晶体管的控制端和第二端彼此耦接。6.根据权利要求5所述的音频功放电路,其中,所述比较电路包括:第一N沟道晶体管,其第一端与第一节点耦接,控制端与所述阈值电压耦接,第二端与所述差分输出信号中的一个耦接;第二N沟道晶体管,其第一端与第二节点耦接,控制端与所述阈值电压耦接,第二端与所述差分输出信号中的另一个耦接;第二P沟道晶体管,其第一端与所述电源电压耦接,第二端与所述第一节点耦接,控制端与所述第一P沟道晶体管的控制端耦接;以及第三P沟道晶体管,其第一端与所述电源电压耦接,第二端与所述第二节点耦接,控制端与所述第一P沟道晶体管的控制端耦接。7.根据权利要求6所述的音频功放电路,其中,所述调整电流输出电路包括:耦接于所述电源电压和所述第一节点之间的第十P沟道晶体管,所述第十P沟道晶体管的控制端和第二端彼此耦接;2CN115459721A权利要求书2/2页耦接于所述电源电压和所述第二节点之间的第十一P沟道晶体管,所述第十一P沟道晶体管的控制端和第二端彼此耦接;以及电流转换单元,用于将所述第十一P沟道晶体管或者所述第十P沟道晶体管中的电流转换成施加于所述积分放大模块的输入端的差分调整电流。8.根据权利要求6所述的音频功放电路,其中,所述使能检测电路包括:第六P沟道晶体管,耦接于所述第一节点和所述第一N沟道晶体管的第一端之间,所述第六P沟道晶体管的控制端和第二端彼此耦接;第七P沟道晶体管,耦接于所述第二节点和所述第二N沟道晶体管的第一端之间,所述第七P沟道晶体管的控制端和第二端彼此耦接;依次耦接于所述电源电压和第三节点之间的第四和第八P沟道晶体管,第四P沟道晶体管的控制端与所述第一P沟道晶体管的控制端耦接,所述第八P沟道晶体管的控制端与所述第七P沟道