预览加载中,请您耐心等待几秒...
1/9
2/9
3/9
4/9
5/9
6/9
7/9
8/9
9/9

在线预览结束,喜欢就下载吧,查找使用更方便

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局*CN102842496A*(12)发明专利申请(10)申请公布号CN102842496A(43)申请公布日2012.12.26(21)申请号201210376814.6(22)申请日2012.09.28(71)申请人中国科学院上海微系统与信息技术研究所地址200050上海市长宁区长宁路865号(72)发明人张苗母志强薛忠营陈达狄增峰王曦(74)专利代理机构上海光华专利事务所31219代理人余明伟(51)Int.Cl.H01L21/306(2006.01)H01L21/20(2006.01)权利要求书权利要求书1页1页说明书说明书55页页附图附图22页(54)发明名称硅基纳米阵列图形化衬底及硅基外延层的制备方法(57)摘要本发明提供一种硅基纳米阵列图形化衬底及硅基外延层的制备方法,该方法利用化学催化腐蚀法制备出硅基纳米阵列图形化衬底,然后在所述硅基纳米阵列图形化衬底上外延Ge或III-V族化合物,从而可以得到低缺陷密度、高晶体质量的Ge或III-V族化合物外延层。此外,本发明的制备工艺简单,成本低,有利于推广使用。CN1028496ACN102842496A权利要求书1/1页1.一种硅基纳米阵列图形化衬底的制备方法,其特征在于,所述制备方法至少包括:1)提供一硅衬底,在所述硅衬底上沉积一层金属薄膜;2)将所述步骤1)中形成的结构放入HF溶液中进行化学催化腐蚀以形成硅纳米点阵;3)将所述步骤2)中形成的结构放入腐蚀溶液中一定时间以去除附着在该纳米点阵上的金属颗粒;4)利用热氧化工艺对所述硅纳米点阵以及硅纳米点阵所在的硅衬底表面进行氧化,以形成氧化硅纳米点阵、或者被氧化硅层包裹的硅纳米点阵;5)将所述步骤4)中形成的结构放入HF腐蚀溶液中一定时间对热氧化生成的氧化硅进行腐蚀,以形成硅基纳米阵列图形化衬底。2.根据权利要求1所述的硅基纳米阵列图形化衬底的制备方法,其特征在于,所述步骤1)还包括:1-1)提供一硅衬底,在所述硅衬底上沉积一层金属薄膜;1-2)在真空、氮气气氛、或氩气气氛下,且在200℃~500℃温度下退火,以在所述硅衬底表面形成均匀分布的金属纳米颗粒阵列。3.根据权利要求1所述的硅基纳米阵列图形化衬底的制备方法,其特征在于:所述步骤1)中金属薄膜的材质为银、金或铂。4.根据权利要求3所述的硅基纳米阵列图形化衬底的制备方法,其特征在于:所述步骤1)中金属薄膜的材质为银时,所述步骤3)中采用的腐蚀溶液为浓硝酸;所述步骤1)金属薄膜的材质为金或铂时,所述步骤3)中采用的腐蚀溶液为王水。5.根据权利要求1所述的硅基纳米阵列图形化衬底的制备方法,其特征在于:在所述步骤2)和步骤5)中的腐蚀溶液中加入氟化铵以稳定腐蚀速度。6.根据权利要求1所述的硅基纳米阵列图形化衬底的制备方法,其特征在于:所述步骤2)中化学催化腐蚀的工艺条件为采用5mol/L的HF溶液,在20℃~80℃温度下腐蚀1min~50min,得到高度小于20μm的硅纳米阵列。7.根据权利要求1所述的硅基纳米阵列图形化衬底的制备方法,其特征在于:所述步骤4)的热氧化工艺条件为在1000℃的温度下,热氧化150min。8.根据权利要求1所述的硅基纳米阵列图形化衬底的制备方法,其特征在于:所述步骤5)中的硅基纳米阵列图形化衬底包括:将所述硅衬底表面的氧化硅层完全去除,同时在所述硅衬底上形成氧化硅纳米点阵、或者被氧化硅层包裹的硅纳米点阵。9.一种硅基外延层的制备方法,其特征在于,至少包括:1)利用如权利要求1-8中任一项所述的方法制作硅基纳米阵列图形化衬底;2)利用选择性外延工艺在所述硅基纳米阵列图形化衬底上生长外延层。10.根据权利要求9所述的硅基外延层的制备方法,其特征在于:所述外延层为Ge薄膜、III-V族化合物薄膜、或自下向上依次包括Ge薄膜和III-V族化合物薄膜的复合薄膜。2CN102842496A说明书1/5页硅基纳米阵列图形化衬底及硅基外延层的制备方法技术领域[0001]本发明涉及一种图形化衬底的制备方法,特别是涉及一种硅基纳米阵列图形化衬底及硅基外延层的制备方法。背景技术[0002]随着半导体器件尺寸的缩小,传统的体硅材料正接近其物理极限,Ge以及III-V族材料由于其高迁移率而受到广泛关注.但是Ge以及III-V族的体材料价格昂贵,尺寸较小,且不能与硅基工艺兼容。在硅基上外延时,由于锗以及III-V族材料与硅材料的晶格常数或热膨胀系数的不匹配,外延制备的锗以及III-V族材料缺陷密度较高,外延厚度厚,导致高成本的情况下得到了低的器件性能。[0003]为了抑制位错的产生及滑移,得到低位错密度、高晶体质量的外延层,人们提出和发展一系列的图形化衬底技术。这种技术的主要思想是通过各种手段在衬底表面预制图形,有意识地改变外延层表面演