预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共26页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115756086A(43)申请公布日2023.03.07(21)申请号202211261017.3(22)申请日2022.10.14(71)申请人苏州浪潮智能科技有限公司地址215000江苏省苏州市吴中区吴中经济开发区郭巷街道官浦路1号9幢(72)发明人田立良(74)专利代理机构北京润泽恒知识产权代理有限公司11319专利代理师莎日娜(51)Int.Cl.G06F1/06(2006.01)权利要求书3页说明书15页附图7页(54)发明名称控制系统、方法、装置、电子设备及可读存储介质(57)摘要本发明实施例提供了一种控制系统、方法、装置、电子设备及可读存储介质。该控制系统应用于服务器,控制系统包括:时钟产生器和侦测模块;在时钟产生器中,多个时钟信号输出管脚分别通过线路与对应的多个控制管脚相连接,构成时钟产生器中的多条差分信号线;侦测模块与时钟产生器中的多条差分信号线相连接;侦测模块,用于侦测时钟产生器中的差分信号线是否构成一个完整的回路,得到侦测结果;根据侦测结果,返回结果信号至时钟产生器;时钟产生器,用于根据接收到的结果信号,控制差分信号线对应的时钟信号输出管脚是否输出时钟信号。通过本实施例的控制系统,可以自动控制时钟信号是否输出,实现在降低产品功耗的同时,提高产品的电磁兼容性能。CN115756086ACN115756086A权利要求书1/3页1.一种控制系统,应用于服务器,其特征在于,所述控制系统包括:时钟产生器和侦测模块;在所述时钟产生器中,多个时钟信号输出管脚分别通过线路与对应的多个控制管脚相连接,构成所述时钟产生器中的多条差分信号线;所述侦测模块与所述时钟产生器中的多条差分信号线相连接;其中,所述侦测模块,用于侦测所述时钟产生器中的差分信号线是否构成一个完整的回路,得到侦测结果;根据所述侦测结果,返回结果信号至所述时钟产生器;所述时钟产生器,用于根据接收到的所述结果信号,控制所述差分信号线对应的时钟信号输出管脚是否输出时钟信号。2.根据所述权利要求1所述的控制系统,其特征在于,在所述差分信号线中,所述时钟信号输出管脚与所述控制管脚之间串联有第一电阻,所述差分信号线与电源之间串联有第二电阻。3.根据所述权利要求1所述的控制系统,其特征在于,所述侦测模块为复杂可编程逻辑器件。4.一种控制方法,其特征在于,应用于侦测模块,所述方法包括:侦测时钟产生器中的差分信号线是否构成一个完整的回路,得到侦测结果;根据所述侦测结果,返回结果信号至所述时钟产生器,以使所述时钟产生器根据接收到的所述结果信号控制所述差分信号线对应的时钟信号输出管脚是否输出时钟信号;其中,所述侦测模块与所述时钟产生器中的多条差分信号线相连;所述时钟产生器中的多条差分信号线为所述时钟产生器中的多个时钟信号输出管脚分别与对应的多个控制管脚相连接的多条线路。5.根据权利要求4所述的控制方法,其特征在于,所述侦测时钟产生器中的差分信号线是否构成一个完整的回路,得到侦测结果,包括:实时侦测或间隔预设时间段侦测所述时钟产生器中的差分信号线,产生侦测信号;通过所述侦测信号上电平的高低,确定所述差分信号线是否构成一个完整的回路;其中,在所述侦测信号上的电平为高电平的情况下,确定所述差分信号线不构成一个完整的回路,所述侦测结果为所述差分信号线对应的时钟信号输出管脚未外接有电子部件;在所述侦测信号上的电平为低电平的情况下,确定所述差分信号线构成一个完整的回路,所述侦测结果为所述差分信号线对应的时钟信号输出管脚外接有电子部件。6.根据权利要求5所述的控制方法,其特征在于,所述根据所述侦测结果,返回结果信号至所述时钟产生器,包括:在所述侦测结果为所述差分信号线对应的时钟信号输出管脚未外接有电子部件的情况下,返回所述电子部件不在位的结果信号至所述时钟产生器中所述差分信号线对应的控制管脚;在所述侦测结果为所述差分信号线对应的时钟信号输出管脚外接有电子部件的情况下,返回所述电子部件在位的结果信号至所述时钟产生器中所述差分信号线对应的控制管脚。7.根据权利要求5或6所述的控制方法,其特征在于,所述电子部件至少包括以下一者或多者:CPU、OCP卡、PCIE卡、NVME卡。2CN115756086A权利要求书2/3页8.一种控制方法,其特征在于,应用于时钟产生器,所述方法包括:接收侦测模块返回的结果信号;所述结果信号是所述侦测模块根据侦测时钟产生器中的差分信号线是否构成一个完整的回路所得到的侦测结果所生成的;根据所述结果信号,控制所述差分信号线对应的时钟信号输出管脚是否输出时钟信号;其中,所述侦测模块与所述时钟产生器中的多条差分信号线相连;所述时钟产生器中的多条差分信号线为所述时钟产生器中的多个时钟信号输出管脚分别与对应的多个控制