基于DSP的硬件、软件开发流程.pdf

达到600MHz，指令周期降到了1．67ns，随着微电子技术的不断发展，工作频率(1)、用汇编语言、c语言或汇编语言和c语言的混合编程来编写程序，然将软硬件结合起来，并在实际系统中运行，进行系统测试，在系统测试中往往可周期内完成。·快速的指令周期目前，C6000系列、C5000系列的最高工作主频已经还将进一步提高，指令周期进一步缩短。·特殊的DSP指令DSP芯片有专门为数字信号处理而设计的指令系统。此外，DSP还具有良好的多机并行运行特性、内部RAM等不同于普通单片机的特点，正是由于这些特征，使得DSP芯片非常适合于实时的数字信号处理。DSP的硬件设计流程第一步：设汁硬件实现方案，根据性能指标、成本、工期等，确定最优的硬件实现方案。第二步：进行器件的选型，一般系统中常用A／D、D／A、内存、电源、逻辑控制、通信、人机接口、总线等基本部件，他们大致的确定原则如下：根据采样频率、精度、是否要求片上自带采保、多路器、基准电源等来确定A／D型号：内存(EPROM，SDRAM，SBSRAM等)的选择主要考虑工作频率、内存容量位长、接口方式、工作电压等。第三步：进行原理图的设计，原理图的设计是关键的一步，在原理图的设计时必须清楚的了解器件的使用和系统的开发，对于～些关键的环节有必要做一定的仿真。原理图设计的成功与否，是DSP系统能否正常工作的最重要的～个第四步：PCB图的设计，PCB即印刷电路板，PCB的设计要求设计人员清楚布线工艺和系统原理图。第五步：硬件调试。DSP系统软件编程的步骤后把它们分别转化成TMS320的汇编语言并送到汇编语言编译器进行编译，生成目标文件。(2)、将目标文件送入链接器进行链接，得到可执行文件。(3)、将可执行文件调入到调试器进行调试，检查运行结果是否正确，如果正确进入第四步，如果不正确则返回第一步。(4)、进行代码转换，将代码写入EEPROM，并脱离仿真环境运行程序，检查结果是否正确。(5)、软件测试，如果测试结果合格，则软件调试完毕，如果不合格，返回第一步。在完成系统的软硬件设计之后，将进行系统集成。所谓系统集成，是能会出现～些问题，如精度不够等。出现问题时，一般采用修改软件的方法，因素。3．2．23．2．3字信号处理器，其CPU采用了VelOCiTI结构⋯～种高性能的超长指令字VLIW0兰!竺!：!!!竺!VLIW结构，配合TMS320C6X系列DSP特殊的内部结构和独特的指令集，在指令如果软件修改无法解决，则必须调整硬件。如果系统测试结果符合指标，则设计完毕。3．3图像处理芯片的选取处理器设计过程中图像处理芯片的选取至关重要，要兼顾到性能和价格两方面。由图像处理器的总体结构图可以看出，DSP和FPGA是关键的部件，这里主要介绍它们的选取原则及其所选芯片的性能。DSP芯片的选取DSP芯片的选型，要综合考虑各种性能指标，选择性价比最好的芯片。一般可以从速度的要求、开发环境、片内／外存储空间的大小、工作电压、封装形式等方面来考虑。TMS320C6X系列DSP是TI公司最新的一款高端并行处理的数结构，使得该芯片特别适用于多信道数字信号处理。VelociTI是一种高性能的的获取、分配、执行和数据存储方面几乎没有什么限制，并且它的编译器充分利用了它的这种结构上的特点，能够产生当前效率最高的代码。TMS320C6X系列芯片的种类很多，这里考虑到性能、成本等因素，选取了TMS320C620l，下面对该芯片的特点进行一些简单介绍。TMS320C6201是TMS320C6X系列中的一款高性能定点DSP芯片，该处理器由3个主要部分组成：中央处理单元CPU、外部设备和存储器。外部设备包括一个DMA控制器、电源控制单元、外部存储器接口或主机端口、两个定时器和一个锁相环时钟发生器。芯片内部结构如图3—9所示：÷—斗÷—jTMS320C6201芯片结构3．3．1图3-9+—_÷FPGA是20世纪80年代中期出现的一种新型可编程逻辑器件，现已广泛应该芯片的主要特征如下：(1)，CPU采用超长指令字(VLIW)结构，通过增加片内指令级并行度获得高性能。工作频率200MHz，指令周期5ns，每个时钟周期最多可以并行执行8条指令，从而可以实现1600MIPS的定点运算能力。(2)，CPU内核具有两个乘法器、6个算术逻辑单元，这8个功能模块共用一个程序计数器和一个控制单元。每个功能模块由一个32位指令控制，各功能模块可并行操作，共享32个32位通用寄存器，8个功能模块分为相同的两组，属于两个数据通道。(3)，内部的存储器包括512KBit的数据存储器和5I2KBit的程序存储器，它们中的一部分可配置成高速缓存(Cache)。(4)，I)MA控制器支持4个独立的DMA可编程通道和一个辅助DMA通道。(5)，16位主机接口(HPI)，使得主机设备