用于高速串行总线的弹性缓冲器和弹性缓冲的方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN105528310A(43)申请公布日2016.04.27(21)申请号201510885487.0(22)申请日2015.12.04(71)申请人上海兆芯集成电路有限公司地址201203上海市张江高科技园区金科路2537号301室(72)发明人冀晓亮惠志强(74)专利代理机构北京市柳沈律师事务所11105代理人侯广(51)Int.Cl.G06F13/16(2006.01)权利要求书1页说明书5页附图2页(54)发明名称用于高速串行总线的弹性缓冲器和弹性缓冲的方法(57)摘要提供一种用于高速串行总线的弹性缓冲器和弹性缓冲的方法。该弹性缓冲器，包括：输入接口，用于接收来自第一时钟域的数据；控制器，用于对接收数据中的空闲数据单元进行识别，并对识别到的空闲数据单元的重复次数进行计数，当该重复次数达到参考值时，从接收数据中丢弃至少一个重复的空闲数据单元；存储器，用于存储经过处理的接收数据；以及输出接口，用于向第二时钟域输出存储在该存储器中的经过处理的接收数据。CN105528310ACN105528310A权利要求书1/1页1.一种用于高速串行总线的弹性缓冲器，包括：输入接口，用于接收来自第一时钟域的数据；控制器，用于对接收数据中的空闲数据单元进行识别，并对识别到的所述空闲数据单元的重复次数进行计数，当该重复次数达到参考值时，从该接收数据中丢弃至少一个重复的所述空闲数据单元；存储器，用于存储经过处理的该接收数据；以及输出接口，用于向第二时钟域输出存储在该存储器中的所述经过处理的接收数据。2.如权利要求1所述的弹性缓冲器，其中，所述高速串行总线为超高速II(UHS-II)总线，所述空闲数据单元包括以下链路符号集(LSS)中的至少一种：同步(SYN)、逻辑空闲(LIDL)、数据传输逻辑空闲(DIDL)、和方向切换(DIR)。3.如权利要求1所述的弹性缓冲器，进一步包括：寄存器，用于设置所述参考值。4.如权利要求1所述的串行总线接收器，其中，所述参考值是根据所述空闲数据单元的持续时间确定的。5.如权利要求1所述的弹性缓冲器，其中，所述参考值为16至256。6.如权利要求1所述的弹性缓冲器，其中，该存储器为先进先出存储器。7.如权利要求1所述的弹性缓冲器，其中，该输入接口根据从该接收数据中恢复的第一时钟接收该接收数据，该输出接口根据第二时钟输出存储在该存储器中的所述经过处理的该接收数据，其中所述参考值是根据所述第一时钟和所述第二时钟的差异决定的。8.一种用于高速串行总线的弹性缓冲的方法，包括：接收来自第一时钟域的数据；对接收数据中的空闲数据单元进行识别，并对识别到的所述空闲数据单元的重复次数进行计数，当该重复次数达到参考值时，从接收数据中丢弃至少一个重复的所述空闲数据单元；存储经过处理的接收数据；以及向第二时钟域输出已存储的所述经过处理的接收数据。9.如权利要求8所述的方法，其中，所述高速串行总线为超高速II(UHS-II)总线，所述空闲数据单元包括以下链路符号集(LSS)中的至少一种：同步(SYN)、逻辑空闲(LIDL)、数据传输逻辑空闲(DIDL)、和方向切换(DIR)。10.如权利要求8所述的方法，其中，所述参考值是根据所述空闲数据单元的持续时间确定的。2CN105528310A说明书1/5页用于高速串行总线的弹性缓冲器和弹性缓冲的方法技术领域[0001]本发明涉及高速串行总线传输技术，更具体地，涉及用于高速串行总线的弹性缓冲器和弹性缓冲的方法。背景技术[0002]随着数字设备在各种领域的广泛应用，需要更大的数据存储量和更高的带宽，已经开发了诸如串行高级技术附件(SATA)、外围组件快速互连(PCIe)、以及超高速I(UHS-I)和超高速II(UHS-II)的高速串行总线技术。以UHS-II为例，通过两个通路(lane)可以在主机与存储卡之间实现高达156MB/s(全双工)或312MB/s(半双工)的传输速率。[0003]在物理层传输中，主机与存储卡之间的接口两侧处于不同的时钟域。处于不同的时钟域的发送和接收双方的时钟源之间通常有相位差，甚至频率上也有细微的差别。当为了减少电磁干扰而使用扩频时钟(SSC)技术时，时钟源之间的上述差异可能更严重。[0004]为此，通常采用弹性缓冲器来解决上述问题。即，将来自第一时钟域的接收数据推送(push)到弹性缓冲器中，并弹出(pop)到第二时钟域。然而，如果第二时钟域的时钟频率长时间低于第一时钟域的时钟频率，则弹性缓冲器可能满溢，使得无法进一步接收数据。目前，UHS-II并未规定如何解决缓冲器满溢问题。通常，需要设计额外的硬件配置来应对缓冲器满溢。此外，当在半双工模式下同时使用两个通路传输数据时，还会产生另外的问题，即，不