光伏数据采集系统的设计的论文.docx

光伏数据采集系统的设计的论文光伏数据采集系统的设计的论文摘要：为了提升光伏阵列的输出效率，设计了一种以复杂可编程逻辑器件（CPLD）为核心，基于MSP430F169单片机的光伏数据采集系统。针对传统的数据采集方式速度慢、外围电路复杂、安全性低的问题，开发设计了基于CPLD的光伏发电数据采集系统，并且内部采用了先进的先入先出队列（FIFO）存储结构。通过RS232串口方式和无线模块方式与上位机通信传输。实验证明，本设计数据采集速度快、功耗低、传输稳定可靠。关键词：光伏系统；数据采集；CPLD；单片机0引言当光伏阵列处于遮阴条件时，需要对每个电池板进行光照强度的采集，以便完成最大功率点跟踪控制的设计，使光伏阵列更高效稳定地工作[1]。高速数据采集系统在现代工业的各个领域中应用越来越广泛，基于单片机、ARM的数据采集技术已经很成熟，作为一种复杂可编程逻辑器件，CPLD(ComplexProgrammableLogicDevice)这些年来发展迅猛，以其极高的集成度、稳定的性能以及高速、易用的特点，在各个领域都得到了广泛的应用[2]。因此，本文为了实现对光照强度数据进行多路并行采集，采用CPLD作为核心器件进行系统设计。在检测控制系统中，当需要采集的信号特别多时，传统的方法是利用单片机及其他芯片扩展系统资源来实现，但是这样做会增加大量的外部电路和系统成本，并且增大了系统设计的复杂性。CPLD是一种具有丰富的可编程I/O引脚的器件，具有在系统可编程、使用方便灵活、可用I/O端口多的特点，可实现复杂的数字逻辑功能。和单片机结合可较容易实现数据的采集任务[3]。FIFO(FirstInputFirstOutput)是一种广泛应用在设计中的用来作为缓冲的存储器，它能对数据进行快速顺序的存储和发送，主要用来解决不同速率器件间的速率匹配问题。本系统通过精心设计FIFO体系结构，可以实现FIFO工作性能的大幅提升[4]。1硬件电路设计本设计的接收点为将每一路光照强度传感器产生的模拟量转化为CPLD可以接收并处理的数字量的信号调理电路，将它直接连入I/O口即可。本设计使用了40个接收点来接收40块光伏电池板的光照强度数值，由于受到芯片资源的限制，故使用了3片CPLD同时工作。本设计选用的CPLD芯片为Altera公司的MAXIIEPM1270T144C5N芯片，此芯片在所有CPLD系列中其单位I/O成本最低，功耗最低，包含1270个LE，相当于40000门数、980个等效宏单元数、8KB用户可用Flash比特数。硬件电路设计如图1。1.1CPLD采集电路的设计因为数据通过信号调理电路已经转化为CPLD可以直接读取的数字量，所以各信号直接接入CPLD的普通I/O口即可。设计时对精度、稳定性、功率等方面综合考虑，采用了50MHz有源晶振。CPLD在线编程和芯片自身的测试可通过JTAG接口来实现。1.2通信电路设计系统与上位机通信数据输出电路采用了无线传输模块和RS232串口通信电路，采用双通信是为了适应不同环境下的工作，无线传输模块采用了挪威NORDIC公司的NRF905射频发射芯片。RS232串口通信电路则采用以MAX232电平转换芯片为核心设计而成的串口通信电路。1.3电源电路设计本系统控制器单片机与CPLD使用的都是3.3V电源，但是液晶显示屏、电池供电等采用的是5V电源，故需要对电源进行变换才能给芯片供电，故对电源模块进行了设计，采用了以稳压块LM1117T为核心的5V转3.3V电路。1.4控制电路设计系统数据采集芯片采用的是CPLD，但是控制核心采用了TI公司的MSP430F169单片机，MSP430具有处理能力强、运算速度快、低能耗、片内资源丰富、方便高效的开发环境等优点，被广泛应用在各种工业场合。2软件设计2.1CPLD采集数据主程序设计由于CPLD芯片的设计特点，工作方式不像单片机等属于顺序执行，而是采用速度更快的并行执行，这意味着所有的接收口可以同时工作。每串数据都有起始位和停止位，并且起始位都为低电平，停止位为高电平。检测数据是否开始传输只需判断是否来了低脉冲，但这也可能是误差信号，所以需设置判断是否是真正的起始位，本设计采用的方法是每隔十分之一数据位的时间检测一次，如果连续五次都为低脉冲，则确认为有效数据，并且每隔一个数据位开始接收。由于篇幅限制，只给出如图2所示的一路数据端的主程序流程图。2.2CPLD内部FIFO算法判断程序设计为达到高速缓存的目的，以及解决存入数据与取出数据的速率不同步的问题，设计了一套FIFO寄存器的执行流程，因为CPLD是并行操作，所以流程图中各个判断位是同时执行。图3为CPLD内部FIFO寄存器的执行程序。2.3单片机程序流程图单片机作为控制核心，但由于单片机I/O资源有限，所以3片CPLD采集芯片的输出