预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共11页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

题目:利用DSP的FIR滤波器设计数字处理器(DSP)有很强的数据处理能力,它在高速数字信号处理领域有广泛的使用,例如数字滤波、音频处理、图像处理等。相对于模拟滤波器,数字滤波器没有漂移,能够处理低频信号,频率响应特性可做成非常接近于理想的特性,且精度可以达到很高,容易集成等。使用可编程的DSP芯片实现数字滤波可以通过修改滤波器的参数十分方便地改变滤波器的特性,下面主要说明利用TMS320VC54xDSP芯片设计实现FIR数字滤波器。设计目的意义一个实际的使用系统中,总存在各种干扰,所以在系统设计中,滤波器的好坏将直接影响系统的性能。使用DSP进行数字处理,可以对一个具有噪声和信号的混合信号源进行采样,再经过数字滤波,滤除噪声,就可以提取有用信号了。所以说,数字滤波器是DSP最基本的使用领域,熟悉基于DSP的数字滤波器能为DSP使用系统开发提供良好的基础。技术指标1、数字滤波器的频率参数主要有:①通带截频:为通带和过渡带的边界点,在该点信号增益下降到规定的下限。②阻带截频:为阻带和过渡带的边界点,在该点信号衰耗下降到规定的下限。③转折频率:为信号功率衰减到1/2(约3dB)时的频率,在很多情况下,也常以fc作为通带或阻带截频。④当电路没有损耗时,固有频率:就是其谐振频率,复杂电路往往有多个固有频率。2、增益和衰耗滤波器在通带内的增益并非常数。①对低通滤波器通带增益,一般指ω=0时的增益;高通指ω→∞时的增益;带通则指中心频率处的增益。②对带阻滤波器,应给出阻带衰耗,衰耗定义为增益的倒数。③通带增益变化量指通带内各点增益的最大变化量,如果通带增益变化量以dB为单位,则指增益dB值的变化量。3、阻尼系数和品质因数阻尼系数α是表征滤波器对角频率为ω0信号的阻尼作用,是滤波器中表示能量衰耗的一项指标,它是和传递函数的极点实部大小相关的一项系数。4、灵敏度滤波电路由许多元件构成,每个元件参数值的变化都会影响滤波器的性能。5、群时延函数在滤波器设计中,常用群时延函数评价信号经滤波后相位失真程度。以上的几个技术指标是一般滤波器的特性,但在实际使用中,数字滤波器通常用来实现选频操作,因此在利用DSP实现数字滤波器设计中要求的技术指标主要为在频域中给出的幅频响应和相频响应。如下图所示幅频响应和相频响应特性曲线对于幅频响应,它的含义是信号通过系统之后的输出信号的幅度和它输入时的信号的幅度的比值,一般以分贝值表示。对于相频响应,含义是信号通过系统之后的输出信号的相位和它输入时的信号的相位之差,在运用线性相频响应指标进行滤波器设计具有如下优点:①只包含实数算法,不涉及复数运算;②不存在延迟失真,只有固定数量的延迟;③可以采用FFT算法,从而提高运行效率;④由于FIR滤波器的单位脉冲响应是有限长序列,故FIR滤波器没有不稳定的问题,且误差较小。基本原理利用DSP实现FIR滤波器的设计方法主要有窗函数法和频率抽样法,其中窗函数法是基本的设计方法,这里采用窗函数法设计FIR滤波器。设希望得到的滤波器理想响应为,那么FIR滤波器的设计就在于寻找一个传递函数去逼进,设这里就是傅立叶级数的系数。在这种逼近中,最直接的一种方法就是从单位脉冲响应入手,使逼近理想的单位脉冲响应。由于是一个无限长序列,因此,最简单的方法就是对做截尾处理,即得到一个近似的传递函数上式中,Q就是最终确定FIR滤波器的阶数,Q越大,近似程度就越高。对截尾,实际上就是对乘上一个矩形窗口,即令z=,则其脉冲响应系数为,,…,,,,…,,。为使具有因果性,延时Q个样值,可得:令n+Q=k,上式成为令,N=2Q,得式中,是脉冲响应系数,这里…,,…,。一般来说,FIR数字滤波器输出的Z变换形式和输入的Z变换形式之间的关系如下:实现结构如下图所示:x(n)h(2)h(1)h(0)h(N-1)h(N-2)y(n)Z变换结构图从上面的Z变换和结构图可以很容易得出FIR滤波器的差分方程表示形式,即对上式进行反Z变换得:上式为FIR数字滤波器的时域表示方法,其中x(n)是在时间n的滤波器的输入抽样值,根据上式即可对滤波器进行设计。硬件设计1、DSP芯片根据设计原理,实现的核心器件采用美国德州仪器公司生产的低功耗定点数字信号处理器芯片TMS320C5402。选择该芯片主要是因为它是目前最常用的低成本DSP芯片,而且包括以下主要特点:⑴运算速度快,最快可达532MIPS;⑵多总线结构,片内共有8条总线(1条程序存储器总线、3条数据存储总线和4条地址总线);⑶CPU采用冯·诺依曼并行结构设计,使其能在一条指令周期内,高速地完成多项算术运算;⑷片内集成了4K×16bitROM和16K×16bit的双存取RAM;⑸丰富的片上外围电路(通用I/O引脚,定时器,时钟发生器,HPI接口,多通道缓冲串行口McBSP)使其和外部