图像和深度像素.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115831991A(43)申请公布日2023.03.21(21)申请号202211132166.X(22)申请日2022.09.16(30)优先权数据21097862021.09.17FR17/944,5292022.09.14US(71)申请人意法半导体（克洛尔2）公司地址法国克洛尔(72)发明人F·罗伊(74)专利代理机构北京市金杜律师事务所11256专利代理师丁君军(51)Int.Cl.H01L27/146(2006.01)权利要求书2页说明书12页附图5页(54)发明名称图像和深度像素(57)摘要传感器包括由被掺杂有第一导电类型的衬底支撑的像素。每个像素包括衬底的由具有图像感测组装件和深度感测组装件的垂直绝缘结构界定的部分。图像感测组装件包括衬底的第一区域和完全横向包围第一区域的第一垂直传输门，该第一区域被更重地掺杂有第一导电类型。深度感测组装件中的每个深度感测组装件包括衬底的第二区域和第二垂直传输门，该第二区域被更重地掺杂有第一导电类型，该第二垂直传输门与第一垂直传输门的对应部分相对。第二区域被布置在第二垂直传输门与第一垂直传输门的相应部分之间。CN115831991ACN115831991A权利要求书1/2页1.一种传感器，包括：第一导电类型的掺杂半导体衬底；在所述掺杂半导体衬底中形成的像素阵列；其中所述阵列中的每个像素被形成在所述掺杂半导体衬底的由垂直绝缘结构横向界定的部分中，并且包括：图像感测组装件，包括：在所述掺杂半导体衬底的所述部分中的所述第一导电类型的第一区域，其中所述第一区域与所述掺杂半导体衬底相比被更重地掺杂；以及完全横向包围所述第一区域的第一垂直传输门；以及至少两个深度感测组装件，其中每个深度感测组装件包括：在所述掺杂半导体衬底的所述掺杂部分中的所述第一导电类型的第二区域，其中所述第二区域与所述掺杂半导体衬底相比被更重地掺杂；以及第二垂直传输门，被布置为与所述第一垂直传输门的对应部分相对，其中所述第二区域被布置在所述第二垂直传输门与所述第一垂直传输门的所述对应部分之间。2.根据权利要求1所述的传感器：其中所述垂直绝缘结构从所述掺杂半导体衬底的第一表面穿透到所述掺杂半导体衬底中，并且跨所述掺杂半导体衬底的整个厚度延伸；其中所述第一区域和每个第二区域在所述第一表面处被布置在所述掺杂半导体衬底中；以及其中所述第一垂直传输门和每个第二垂直传输门从所述第一表面穿透到所述掺杂半导体衬底中。3.根据权利要求1所述的传感器，其中每个第二垂直传输门与所述第一传输门相比从所述掺杂半导体衬底的第一表面更深地穿透到所述掺杂半导体衬底中。4.根据权利要求1所述的传感器，其中所述垂直绝缘结构从所述掺杂半导体衬底的第一表面穿透到所述掺杂半导体衬底中，并且其中所述阵列中的相邻像素至少部分地共享所述垂直绝缘结构。5.根据权利要求4所述的传感器，其中每个第二垂直传输门由所述阵列中的相邻像素所共享的所述垂直绝缘结构的部分形成。6.根据权利要求1所述的传感器，其中所述阵列中的相邻像素共享所述第二垂直传输门中的一个第二垂直传输门。7.根据权利要求1所述的传感器，其中每个第二垂直传输门被布置在所述像素的所述第一垂直传输门的所述对应部分与所述垂直绝缘结构的部分之间。8.根据权利要求1所述的传感器，其中所述第二区域与所述第二垂直传输门接触。9.根据权利要求1所述的传感器，其中所述阵列中的每个像素还包括：第一读出电路，被耦合到所述第一区域；以及第二读出电路，被耦合到每个第二区域。10.根据权利要求1所述的传感器，还包括控制电路，所述控制电路被配置为生成控制信号，所述控制信号用于控制对所述像素的所述第一垂直传输门和所述第二垂直传输门的致动。2CN115831991A权利要求书2/2页11.根据权利要求10所述的传感器，其中所述阵列中的每个像素还包括：第一读出电路，被耦合到所述第一区域；以及第二读出电路，被耦合到每个第二区域；并且其中所述控制电路还被配置为：控制所述第一读出电路和所述第二读出电路的操作。12.根据权利要求10所述的传感器，其中当所述传感器在由所述图像感测组装件获取图像期间操作时，所述控制电路被配置为：在所述像素的积分阶段期间，将所述像素的所述第一垂直传输门和每个第二垂直传输门维持在断开状态；以及然后，在从所述像素读出的阶段期间，将所述像素的所述第一垂直传输门切换到接通状态。13.根据权利要求12所述的传感器，其中当所述传感器在由所述像素获取深度图期间操作时，所述控制电路被配置为：在所述像素的积分阶段期间，将所述像素的所述第二垂直传输门连续且多次轮流地切换到所述接通状态；以及然后，在从所述像素读出的阶段期间，将所述第二垂直传输门中的每个第二垂直传输门维持在所述断开状态。14