一种碳化硅MOSFET结构及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115832054A(43)申请公布日2023.03.21(21)申请号202211485204.X(22)申请日2022.11.24(71)申请人上海积塔半导体有限公司地址201306上海市浦东新区中国上海浦东新区自由贸易试验区临港新片区云水路600号(72)发明人季益静(74)专利代理机构上海光华专利事务所(普通合伙)31219专利代理师余明伟(51)Int.Cl.H01L29/78(2006.01)H01L29/66(2006.01)H01L29/06(2006.01)权利要求书2页说明书6页附图5页(54)发明名称一种碳化硅MOSFET结构及其制造方法(57)摘要本发明提供一种碳化硅MOSFET结构及其制造方法，在碳化硅MOSFET结构中，通过在碳化硅外延层中，在所述P‑well区的正下方形成超薄的高掺杂N+Buffer区或者深能级杂质或者SiO2阻挡层，复合或捕获体二极管的少数载流子注入，从而缩短少数载流子的寿命，使得少数载流子无法进入所述高掺杂的N+缓冲区下方的所述碳化硅外延层，避免激活碳化硅外延层的基平面位错缺陷，进而降低由于基平面位错缺陷引起的双极型退化的风险，提高碳化硅MOSFET的反向导通可靠性，同时在一定程度上降低碳化硅MOSFET模块的制造成本。CN115832054ACN115832054A权利要求书1/2页1.一种碳化硅MOSFET结构，其特征在于，包括：碳化硅衬底层；碳化硅外延层，所述碳化硅外延层生长在所述碳化硅衬底层上且覆盖所述碳化硅衬底层；P‑well区，所述P‑well区设置在所述碳化硅外延层中且远离所述碳化硅衬底层；缓冲区，所述缓冲区位于所述碳化硅外延层中，且位于所述P‑well区的下方并与所述P‑well区对应设置；N+区，所述N+区位于所述P‑well区内。2.根据权利要求1所述的碳化硅MOSFET结构，其特征在于：所述碳化硅MOSFET结构还包括源极和漏极，所述源极设置在所述碳化硅外延层的顶部且所述源极覆盖部分所述P‑well区和部分所述N+区，所述碳化硅外延层中设置有肖特基金属层，所述肖特基金属层与所述源极形成肖特基接触，所述漏极设置在所述碳化硅衬底层的底部且覆盖所述碳化硅衬底层的底部。3.根据权利要求2所述的碳化硅MOSFET结构，其特征在于：所述碳化硅MOSFET结构还包括栅氧层和多晶硅栅极，所述栅氧层设置在所述碳化硅外延层的顶部，所述栅氧层覆盖所述碳化硅外延层、部分所述P‑well区和部分所述N+区，所述栅氧层的正上方设有所述多晶硅栅极，所述多晶硅栅极与所述源极通过中间绝缘层实现隔离，所述中间绝缘层覆盖所述多晶硅栅极和所述栅氧层。4.根据权利要求1所述的碳化硅MOSFET结构，其特征在于：所述缓冲区位于所述P‑well区的正下方且与所述P‑well区的竖向距离为100～300nm。5.根据权利要求1所述的碳化硅MOSFET结构，其特征在于：所述缓冲区包括掺杂的N+缓冲层，SiO2阻挡层和深能级杂质层中的一种。6.根据权利要求5所述的碳化硅MOSFET结构，其特征在于：掺杂的所述N+缓冲层的浓度范围为1E14cm‑3～1E18cm‑3。7.根据权利要求1所述的碳化硅MOSFET结构，其特征在于：沿横向，所述缓冲区的长度大于或等于所述P‑well区的长度，所述缓冲层的厚度为20nm～500nm。8.根据权利要求1所述的碳化硅MOSFET结构，其特征在于：所述N+区的顶部与所述P‑well区的顶部平齐，所述N+区的底部所在深度小于所述P‑well区的底部所在深度。9.一种碳化硅MOSFET制造方法，其特征在于：包括以下步骤：提供碳化硅衬底，于所述碳化硅衬底上形成碳化硅外延层；于所述碳化硅外延层中形成缓冲区；于所述碳化硅外延层的顶部通过离子注入形成若干间隔设置的P‑well区，所述P‑well区位于所述缓冲区的上方并与所述缓冲区对应设置；于所述P‑well区内进行离子注入形成N+区。10.根据权利要求9所述的碳化硅MOSFET制造方法，其特征在于：所述缓冲区的形成工艺包括多层外延工艺、离子注入工艺或辐照工艺。11.根据权利要求9所述的碳化硅MOSFET制造方法，其特征在于：还包括于所述碳化硅外延层的顶部通过栅氧工艺形成栅氧层和多晶硅栅极，并刻蚀去除多余的栅氧层和多晶硅栅极的步骤。2CN115832054A权利要求书2/2页12.根据权利要求9所述的碳化硅MOSFET制造方法，其特征在于：还包括于所述多晶硅栅极的表面沉积中间绝缘层，并通过光刻和刻蚀显露所述碳化硅外延层以形成源极接触孔，基于所述源极接触孔于所述碳化硅外延层中形成肖特基金属层，并对所述肖特基金属层进行加厚淀积以形成源极，其中，所述肖特基金属层与所述源极形成肖特