一种亚阈值SRAM读写辅助电路.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115831188A(43)申请公布日2023.03.21(21)申请号202211527694.5(22)申请日2022.11.29(71)申请人中国科学院微电子研究所地址100029北京市朝阳区北土城西路3号(72)发明人乔树山尹佳璐赵鹏远赵慧冬(74)专利代理机构中科专利商标代理有限责任公司11021专利代理师肖慧(51)Int.Cl.G11C11/419(2006.01)权利要求书1页说明书4页附图1页(54)发明名称一种亚阈值SRAM读写辅助电路(57)摘要本公开提供一种亚阈值SRAM读写辅助电路，包括：电荷泵电路，由第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管和第一电容构成，用于在输出节点产生高于电源电压的更高电平；欠压电路，由第三PMOS晶体管构成，用于在输出节点产生低于电源电压的中间电平；脉冲生成电路，由第四PMOS晶体管和第二NMOS晶体管构成，用于生成字线脉冲。本公开的辅助电路根据读写周期，自发调控字线电平，在写周期抬升字线电平，在读周期降低字线电平，以提升读写能力。CN115831188ACN115831188A权利要求书1/1页1.一种亚阈值SRAM读写辅助电路，其特征在于，包括：电荷泵电路，由第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管和第一电容构成，用于在输出节点产生高于电源电压的更高电平；欠压电路，由第三PMOS晶体管构成，用于在输出节点产生低于电源电压的中间电平；脉冲生成电路，由第四PMOS晶体管和第二NMOS晶体管构成，用于生成字线脉冲。2.根据权利要求1所述的亚阈值SRAM读写辅助电路，其特征在于，所述第一PMOS晶体管的栅极与辅助使能信号连接，所述第一PMOS晶体管的漏极与所述第一电容的正极板连接；所述第二PMOS晶体管的漏极和所述第一NMOS晶体管的漏极均与所述第一电容的负极板连接，所述第二PMOS晶体管的栅极和所述第一NMOS晶体管的栅极均与所述辅助使能信号的反信号连接。3.根据权利要求2所述的亚阈值SRAM读写辅助电路，其特征在于，所述第三PMOS晶体管的源极与电容的输出字线连接，所述第三PMOS晶体管的栅极与辅助电路使能信号连接。4.根据权利要求3所述的亚阈值SRAM读写辅助电路，其特征在于，所述第四PMOS晶体管的源极与所述第一电容的正极板连接，所述第四PMOS晶体管的漏极和所述第二NMOS晶体管的漏极均与所述输出字线连接，所述第四PMOS晶体管的栅极和所述第二NMOS晶体管的栅极均与输入脉冲信号连接。5.根据权利要求4所述的亚阈值SRAM读写辅助电路，其特征在于，所述第一PMOS晶体管的源极、所述第二PMOS晶体管的源极均与所述电源连接，所述第一NMOS晶体管的源极、所述第二NMOS晶体管的源极均与电源的地线连接；所述第三PMOS晶体管的漏极所述地线连接。6.根据权利要求5所述的亚阈值SRAM读写辅助电路，其特征在于，当不进行读写操作时，所述输入脉冲信号为高电平，所述辅助电路使能信号为低电平，此时，所述第一PMOS晶体管导通，给所述第一电容的正极板充电到高电平；所述第二PMOS晶体管关闭，所述第一NMOS晶体管导通，给所述第一电容的负极板放电到低电平，所述第一电容的正极板和负极板之间形成初始压差。7.根据权利要求6所述的亚阈值SRAM读写辅助电路，其特征在于，当进行读操作时，所述输入脉冲信号为低电平，所述辅助电路使能信号为低电平，此时，所述欠压电路开启，所述第一PMOS晶体管导通，所述第四PMOS晶体管导通，所述第二NMOS晶体管关闭，所述第三PMOS晶体管导通，所述字线输出电压为经所述第一PMOS晶体管、所述第二PMOS晶体管和所述第三PMOS晶体管分压后的中间电平VL。8.根据权利要求7所述的亚阈值SRAM读写辅助电路，其特征在于，当进行写操作时，所述输入脉冲信号为低电平，所述辅助电路使能信号为高电平，此时，所述电荷泵电路进行电平抬升，所述欠压电路无效，所述第一PMOS晶体管关闭，所述第二PMOS晶体管导通，所述第三PMOS晶体管关闭，所述第四PMOS晶体管导通，所述第一NMOS晶体管关闭，所述第二NMOS晶体管关闭，所述第二PMOS晶体管将第一电容负极板充电到高电平，所述第一电容的正极板电压被抬升到高于电源电压的更高电平，所述更高电平通过第四PMOS晶体管传递到所述输出字线，所述输出字线的输出电压为更高电平。2CN115831188A说明书1/4页一种亚阈值SRAM读写辅助电路技术领域[0001]本公开涉及存储器访问技术领域，具体涉及一种亚阈值SRAM读写辅助电路。背景技术[0002]随着单元供电电压的降低，SRAM(StaticRandomAccessMemory，静态随机访问存